[发明专利]开关电路及电子设备

说明书

本申请提供一种开关电路及电子设备，包括：模拟开关；第一调整单元，用于依据模拟开关的源极电压输出第一电流及第一调整电压；其中，第一调整电压为模拟开关的衬底和源极间的电压；第二调整单元，用于依据偏置电压输出第二电流；相加单元，用于依据相加的第一电流和第二电流，输出第二调整电压；其中，第二调整电压为模拟开关的栅极电压，模拟开关的栅极电压与模拟开关的源极电压的差值为与偏置电压有比值关系的固定值。当模拟开关的源极电压增大时，第一调整电压，即模拟开关的衬底和源极间的电压也会增大，进而导致模拟开关导通电阻阻值降低，抵消了在模拟开关的栅源电压为固定值的情况下，因源极电压增大导致的导通电阻阻值增大的变化。

技术领域

本发明涉及电子电路领域，尤其涉及一种开关电路及电子设备。

背景技术

在电子技术领域中，经常采用模拟开关对信号进行隔离和导通，这类模拟开关通常为金属氧化物半导体(Metal Oxide Semiconductor，MOS)管。模拟开关在导通时存在导通电阻，导通电阻的阻值会随着导通时传输的信号的变化而发生变化。而模拟开关的导通电阻阻值的变化会导致模拟开关输出的信号相较于输入时的信号多出了谐波成分，即发生谐波失真(Total Harmonic Distortion，THD)。

现有技术中，为了提高模拟开关输出信号的质量，减小谐波失真，通常会为模拟开关提供稳定的栅源电压，以减小模拟开关的导通电阻阻值的变化。但在栅源电压不变的情况下，流经模拟开关的电流增大时，模拟开关的导通电阻阻值依然会增大，造成模拟开关输出信号的质量不是很高。

发明内容

基于上述现有技术的不足，本发明提出了一种开关电路及电子设备，以实现减小模拟开关导通电阻阻值的变化。

本发明第一方面公开了一种开关电路，包括：

模拟开关；

与所述模拟开关相连的第一调整单元，用于接收所述模拟开关的源极电压，依据所述模拟开关的源极电压输出第一电流以及第一调整电压；其中，所述第一调整电压为所述模拟开关的衬底和源极间的电压；

第二调整单元，用于接收偏置电压，依据所述偏置电压输出第二电流；

分别与所述第一调整单元、所述第二调整单元以及所述模拟开关相连的相加单元，用于将所述第一电流和所述第二电流相加，并依据相加的所述第一电流和所述第二电流，输出第二调整电压；其中，所述第二调整电压为所述模拟开关的栅极电压，所述模拟开关的栅极电压与所述模拟开关的源极电压的差值为与所述偏置电压有比值关系的固定值。

可选地，在上述开关电路中，所述第一调整单元，包括：

源极接收电源电压的第一PMOS管，所述第一PMOS管的栅极与所述第一PMOS管的漏级相连；

漏级与所述第一PMOS管的漏级相连的第一NMOS管，所述第一NMOS管的源极与第一电阻的一端相连；所述第一NMOS管的栅极与第一运算放大器的输出端相连；

所述第一电阻的另一端接地；

所述第一运算放大器的同相输入端接收所述模拟开关的源极电压，所述第一运算放大器的反相输入端与所述第一NMOS管的源极相连；

源极接收所述电源电压的第二PMOS管，所述第二PMOS管的栅极与所述第一PMOS管的栅极相连，所述第二PMOS管的漏级与第二NMOS管的漏级相连；

所述第二NMOS管的栅极与所述第二NMOS管的漏级相连，所述第二NMOS管的源极接地；

源极与所述电源电压相连的第三PMOS管，所述第三PMOS管的栅极与所述第二PMOS管的栅极相连，所述第三PMOS管的漏级与第二电阻的一端相连；所述第三PMOS管与所述第二电阻的公共端与所述模拟开关的衬底相连；