[发明专利]半导体器件及其形成方法

说明书

本发明提供一种半导体器件及其形成方法，包括：提供衬底，所述衬底包括切割区和非切割区；在所述衬底上形成硬掩膜层；以所述硬掩膜层为掩膜刻蚀部分厚度的所述衬底，形成分立排列的鳍部；去除所述非切割区的所述鳍部顶部的所述硬掩膜层；在所述衬底上形成伪栅结构，所述伪栅结构横跨所述鳍部，且所述伪栅结构的顶部表面与所述硬掩膜层的顶部表面齐平；本发明简化了获得矩形线端的工艺，同时使得形成的半导体器件的性能得到提高。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。

为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁，位于衬底上且横跨鳍部的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

然而随着半导体器件的尺寸不断缩小，器件密度的提高，如何保证形成质量好的半导体器件，这是目前急需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，保证了形成的半导体器件具有较高的质量。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括切割区和非切割区；在所述衬底上形成硬掩膜层；以所述硬掩膜层为掩膜刻蚀部分厚度的所述衬底，形成分立排列的鳍部；去除所述非切割区的所述鳍部顶部的所述硬掩膜层；在所述衬底上形成伪栅结构，所述伪栅结构横跨所述鳍部，且所述伪栅结构的顶部表面与所述硬掩膜层的顶部表面齐平。

可选的，所述硬掩膜层的材料包括氮化硅、氧化硅、氮氧化硅或碳化硅。

可选的，形成所述硬掩膜层的工艺包括化学气相沉积法、原子层气相沉积法或物理气相沉积法。

可选的，去除所述非切割区的所述鳍部上的所述硬掩膜层的步骤包括：在所述衬底上形成光刻胶层，所述光刻胶层的开口暴露出所述非切割区的所述鳍部上的所述硬掩膜层；以所述光刻胶层为掩膜；去除所述非切割区的所述鳍部上的所述硬掩膜层。

可选的，采用干法刻蚀部分厚度的所述衬底，形成分立排列的鳍部。

可选的，成所述伪栅结构之后，还包括：去除所述伪栅结构；在所述衬底上形成栅极结构，所述栅极结构横跨所述鳍部。

可选的，所述栅极结构包括栅介质层和金属栅极。

可选的，还包括隔离结构，所述隔离结构覆盖所述鳍部的部分侧壁。

可选的，形成所述伪栅结构之后，采用化学机械研磨的方式研磨所述伪栅结构的顶部表面。

本发明还提供利用上述方法形成的一种半导体器件，包括：衬底，包括切割区和非切割区；若干鳍部，分立排列于所述衬底；硬掩膜层，位于所述切割区的所述鳍部的顶部；伪栅结构，位于所述衬底上，横跨所述鳍部且顶部表面与所述硬掩膜层的顶部齐平。

与现有技术相比，本发明的技术方案具有以下优点：