[发明专利]减小深度休眠模式下LPDRAM的静态功耗电路

权利要求书

1.一种减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，包括LPDRAM的第一门控电路、第二门控电路和命令控制模块，所述的第一门控电路产生内部第一核心电源VDD1I，所述的第二门控电路分别产生内部第二核心电源VDD2I和数据I/O驱动电路电源VDDQI，所述的命令控制模块产生深度休眠使能信号DPD；

所述的第一门控电路包括电平转换器、第一反相器、第二反相器、第一PMOS晶体管和第一NMOS晶体管，所述的电平转换器的输出接到第一反相器的输入，第一反相器的输出接到第二反相器的输入，第二反相器的输出接到第一PMOS晶体管的栅端和第一NMOS晶体管的栅端，第一PMOS晶体管的源端接到第一核心电源信号，第一PMOS晶体管和第一NMOS晶体管的漏端相互连接，作为内部第一核心电源VDD1I的驱动信号；

所述的第二门控电路包括第三反相器，第四反相器，第二PMOS晶体管和第二NMOS晶体管，所述的第三反相器的输出接到第四反相器的输入，第四反相器的输出接到第二PMOS晶体管的栅端和第二NMOS晶体管的栅端，第二NMOS晶体管的源端接地，第二NMOS晶体管的漏端与第二PMOS晶体管的漏端相互连接，并作为内部第二核心电源VDD2I的驱动信号。

2.根据权利要求1所述的减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，所述的第一门控电路输入的外部电压为外部第一核心电源VDD1、第二门控电路输入的外部电压为外部第二核心电源VDD1或外部数据I/O驱动电路电源VDDQ。

3.根据权利要求2所述的减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，所述的外部第一核心电源VDD1的电压值大于外部第二核心电源VDD2的电压值。

4.根据权利要求3所述的减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，所述的外部第一核心电源VDD1作为电平转换器的电源，外部第一核心电源VDD1接到电平转换器的电源端和第一PMOS的源端；所述的外部第二核心电源VDD2作为第三反相器和第四反相器的电源，外部第二核心电源VDD2接到第三反相器的电源端、第四反相器的电源端和第一PMOS晶体管的源端。

5.根据权利要求4所述的减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，所述的电平转换器的输入端输入深度休眠使能信号DPD，所述的深度休眠使能信号DPD由命令控制模块生成，命令控制模块的电源为外部输入的外部第二核心电源VDD2，当工作在正常状态时，深度休眠使能信号DPD为逻辑0，外部第一核心电源VDD1直接驱动到内部第一核心电源VDD1I；当工作在深度休眠状态时，深度休眠使能信号DPD为逻辑1，关闭外部第一核心电源VDD1的驱动电路，并把内部第一核心电源VDD1I的电压下拉到地电压。

6.根据权利要求5所述的减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，所述的第三反相器的输入端输入深度休眠使能信号DPD，所述的深度休眠使能信号DPD由命令控制模块生成，命令控制模块的电源为外部输入的外部第二核心电源VDD2，当工作在正常状态时，深度休眠使能信号DPD为逻辑0，外部第二核心电源VDD2直接驱动到内部第二核心电源VDD2I；当工作在深度休眠状态时，深度休眠使能信号DPD为逻辑1，关闭外部第二核心电源VDD2的驱动电路，并把内部第一核心电源VDD2I的电压下拉到地电压。

7.根据权利要求6所述的减小深度休眠模式下LPDRAM的静态功耗电路，其特征在于，所述的数据I/O驱动电路电源VDDQI控制第二门控电路，当工作在正常状态时，深度休眠使能信号DPD为逻辑0，外部输入的外部数据I/O驱动电路电源VDDQ直接驱动到数据I/O驱动电路电源VDDQI；当工作在深度休眠状态时，深度休眠使能信号DPD为逻辑1，关闭外部数据I/O驱动电路电源VDDQ的驱动电路，并把数据I/O驱动电路电源VDDQI的电压下拉到地电压。