[发明专利]以鳍式FET技术实现的集成式拉伸性应变硅NFET和压缩性应变硅锗PFET

权利要求书

1.一种方法，包括：

在由衬底所支撑的拉伸性应变的硅半导体层上沉积硬掩模；

将所述硬掩模和所述拉伸性应变的硅半导体层图案化为多个鳍；

执行退火，所述退火使所述多个鳍的所述拉伸性应变的硅半导体弛豫；

在所述多个鳍上提供硅锗材料；并且

将来自所述硅锗材料的锗驱入所述多个鳍中，以产生多个压缩性应变的硅锗半导体鳍。

2.如权利要求1所述的方法，进一步包括：

使用所述压缩性应变的硅锗半导体鳍来产生多个鳍式FET晶体管。

3.如权利要求2所述的方法，其中，使用所述压缩性应变的硅锗半导体鳍来产生多个鳍式FET晶体管包括：

形成在所述压缩性应变的硅锗半导体鳍之上延伸的假栅极结构，所述假栅极结构包括多晶硅材料；

在所述假栅极结构上形成多个侧壁间隔物；以及

以替换金属栅极结构来替换所述假栅极结构的所述多晶硅材料。

4.如权利要求2所述的方法，其中，所述鳍式FET晶体管是p型晶体管。

5.如权利要求2所述的方法，其中，形成多个侧壁间隔物包括：

形成氧化物侧壁间隔物；和

在所述氧化物侧壁间隔物上形成氮化物侧壁间隔物。

6.如权利要求1所述的方法，其中，所述衬底是绝缘体上硅型衬底。

7.如权利要求1所述的方法，其中，提供硅锗材料包括：在所述多个鳍的多个暴露的半导体表面上外延地生长硅锗材料。

8.如权利要求1所述的方法，其中，提供硅锗材料包括：在所述多个鳍的多个暴露的半导体表面上沉积非晶态硅锗材料。

9.一种方法，包括：

在衬底的拉伸性应变的半导体层上沉积硬掩模；

将所述硬掩模和所述拉伸性应变的半导体层图案化为多个鳍；

形成并图案化拉伸性应变的材料，使得所述拉伸性应变的材料覆盖所述多个鳍；

执行退火，所述退火使在所述多个鳍中的所述拉伸性应变的半导体材料弛豫，导致拉伸性应变比在所述多个鳍中相对更低；

在所述多个鳍上形成半导体材料，所述半导体材料包括锗；并且

将来自所述半导体材料的锗驱入所述多个鳍中，以产生多个压缩性应变的半导体鳍。

10.如权利要求9所述的方法，进一步包括：使用所述压缩性应变的半导体鳍来产生多个鳍式FET晶体管。

11.如权利要求10所述的方法，其中，所述鳍式FET晶体管是p型晶体管。

12.如权利要求9所述的方法，其中，所述拉伸性应变的材料是拉伸性应变的氮化硅。

13.如权利要求9所述的方法，其中，形成所述第二半导体材料包括：在所述多个鳍的多个暴露的半导体表面上外延地生长含锗的半导体材料。

14.如权利要求9所述的方法，其中，形成所述第二半导体材料包括：在所述多个鳍的多个暴露的半导体表面上沉积含锗的非晶态半导体材料。