[发明专利]FPGA的信号极值点提取方法

权利要求书

1.一种FPGA的信号极值点提取方法，其特征在于，包括以下步骤：

FPGA获取到一序列长度为N的信号序列x[n]后，通过状态机从该序列的第二个点开始：

(1)与该点的相邻点A进行大小比较，记录与相邻点A大小关系；

(2)与该点的相邻点B进行大小比较，记录与相邻点B大小关系；

(3)判断两个大小关系，同为大则是一极大值点，同为小则是一极小值点；若与相邻点A相等则移至下一点并转到步骤(1)；若与相邻点B相等则移至下一点并转步骤(2)；其他情况，则移至下一点并转步骤(1)；

(4)当前的检测点为第N-1个点时，状态机完成极值点的提取；

所述状态机为：

该状态机有四种状态，分别标记为00、01、10、11；

状态机00状态：进行一系列参数的初始化，初始化完成直接进入01状态；

状态机01状态：判断当前遍历点与相邻点A的大小关系，若大于，则将相邻点A的大于标志位置1并进入10状态，若小于，则将相邻点A的小于标志位置1并进入10状态，若相等则将相邻点A的大于标志位及小于标志位都置0且进入11状态；

状态机10状态：判断当前遍历点与相邻点B的大小关系，若大于，将相邻点B的大于标志位置1，若小于，则将相邻点B小于标志位置1；若相等则将相邻点A的大于标志位及小于标志位都置0，完成后，以上情况都只进入11状态；

状态机11状态：根据上述的大于标志位和小于标志位，判断是否为极值点，包括以下情况：

(1)判断当前点是否为信号序列的最后一点，若是，则极值点提取完成；若不是则继续以下步骤；

(2)若两个大于标志位同为1，则为极大值点；将相邻两个点的大于标志位清零后移至下一点并转01状态；

(3)若两个小于标志位同为1，则为极小值点；将相邻两个点的小于标志位清零后移至下一点并转01状态；

(4)若与相邻点A的大于标志位及小于标志位同为0，则移至下一点并转到01状态；

(5)若与相邻点B的大于标志位及小于标志位同为0，则移至下一点并转到10状态；

(6)不为上述任意一种情况，直接移至下一点并转到01状态。