[发明专利]时间同步分配输入接口电路及其延时补偿的方法

说明书

一种时间同步分配输入接口电路及其延时补偿的方法、控制模块和计算机可读存储介质，其中，所述时间同步分配输入接口电路，包括电平转换器、锁相环PPL模块和控制模块，还包括：第一选择器和第二选择器，所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段，将秒脉冲1PPS信号输入至所述电平转换器；所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段，将所述电平转换器输出的信号输出至所述PPL模块的工作端。

技术领域

本文涉及但不限于一种时间同步分配输入接口电路及其延时补偿的方法、 控制模块和计算机可读存储介质。

背景技术

对于下一代移动通信，即5G对于高精度时间同步网络提出更高需求，在 网络的某些节点，比如回传网，前传网等承载网络，单节点设备同步需求相 对于时间源达到ns甚至亚ns级。对于同步网络中的节点设备，设备包含传统 的1PPS(1Pulse Per Second，秒脉冲)，TOD(time of day，日时间)的RS-422 电平接口的时间同步分配接口电路。

这个接口电路在G.703以及G.8271等规范里有明确规定，设备接入电路 的方框示意图参照图1，422电平转换器与PLL(Phase Locked Loop，锁相环) 模块相连，控制模块与PLL模块相连，所述422电平转换器将422电平转换 为LVCMOS电平，以便适配PLL模块。一般使用1PPS的上升边沿象征整秒 的对齐。

这个方案中，422电平转换器的延时波动较大，该类转换器的延时波动可 达到7ns左右，对于422电平转换器的延时通常使用数据手册的典型值代替， 并不考虑实际的器件批次等差异，导致延迟补偿不准确，误差较大，这对5G 端到端的时间同步精度带来较大损伤。同时，根据温度不同，器件的延时也 存在2ns左右的波动，无法满足高精度时间同步的要求。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求 的保护范围。

本发明实施例提供了一种时间同步分配输入接口电路及其延时补偿的方 法、控制模块和计算机可读存储介质，以减少延时误差。

本发明实施例提供了一种时间同步分配输入接口电路，包括电平转换器、 锁相环PPL模块和控制模块，还包括：第一选择器和第二选择器，所述第一 选择器、所述电平转换器、所述第二选择器和所述PPL模块依次相连，所述 PPL模块与所述第一选择器相连，所述控制模块与所述第一选择器、所述第 二选择器和所述PPL模块相连，其中：

所述第一选择器用于根据所述控制模块的控制，在延时测量阶段，将所 述PPL模块输出的参考测量时钟信号输入至所述电平转换器，在工作阶段， 将秒脉冲1PPS信号输入至所述电平转换器；

所述电平转换器用于将所述第一选择器输出的信号进行电平转换；

所述第二选择器用于根据所述控制模块的控制，在延时测量阶段，将所 述电平转换器输出的信号输出至所述PPL模块的第二测量端，在工作阶段， 将所述电平转换器输出的信号输出至所述PPL模块的工作端；

所述PPL模块用于输出系统时钟信号和参考测量时钟信号，所述参考测 量时钟信号环回输入至所述PPL模块的第一测量端；

所述控制模块用于控制所述第一选择器、第二选择器和PPL模块进行延 时测量及根据延时测量得到的延时数据进行延时补偿。

本发明实施例还提供一种时间同步分配输入接口电路延时补偿的方法， 包括：