[发明专利]穿硅通孔结构及其制造方法

说明书

本公开提供一种穿硅通孔(through silicon via，TSV)结构及其制造方法。该穿硅通孔结构包括一半导体基底、一成形膜、一导电线、一阻障层以及一绝缘层。该成形膜设置在该半导体基底的一背表面的上方，经配置以保持该半导体基底的平面状的形成。该导电线穿过该成形膜并设置在该半导体基底中。该阻障层围绕该导电线，该绝缘层围绕该阻障层。

技术领域

本公开主张2018/11/20申请的美国临时申请案第62/769,833号及2019/01/30申请的美国正式申请案第16/262,134号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开关于一种半导体结构及其制造方法，特别涉及一种穿硅通孔(throughsilicon via，TSV)结构及其制造方法。

背景技术

随着半导体元件(例如存储器元件)的集成密度越来越高，典型的二维(2D)结构的集成密度也接近其极限。因此，需要一种具有三维(3D)结构的半导体元件以在集成密度能力方面超过2D结构。这种需求导致对开发3D半导体元件技术的广泛研究。

在3D半导体元件中，传输着承载数据、命令或地址的各种信号，其中一些信号或者全部的信号通过穿硅通孔(through silicon via，TSV)传输。穿硅通孔是通过堆叠膜和承载堆叠膜的芯片所形成的一种结构。通常，将芯片研磨以减小其尺寸；但是，在锯切过程中，接地芯片可能会翘曲。由于芯片的翘曲，半导体存储器元件通过穿硅通孔的连接可能会失败。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种穿硅通孔(through silicon via，TSV)结构。该穿硅通孔结构包括一半导体基底、一成形膜、一导电线、一阻障层以及一绝缘层。该成形膜设置在该半导体基底的一背表面的上方，经配置以保持该半导体基底的平面状的形成。该导电线穿过该成形膜并设置在该半导体基底中。该阻障层围绕该导电线，该绝缘层围绕该阻障层的至少一部分。

在一些实施例中，该半导体基底具有一第一热膨胀系数，该导电线具有大于该第一热膨胀系数的一第二热膨胀系数，该成形膜具有小于该第一热膨胀系数的一第三热膨胀系数。

在一些实施例中，该成形膜包括一压缩材料，当该半导体基底由于翘曲(warping)朝向该背表面凸起时，对该半导体基底施加压缩。

在一些实施例中，该成形膜包括压缩氧化硅、氮化硅或高压缩氮化物。

在一些实施例中，该成形膜包括一拉伸材料，当该半导体基底由于翘曲(warping)朝向与该背表面相对的一前表面凸起时，对该半导体基底施加张力。

在一些实施例中，该成形膜包括氮化镓。

在一些实施例中，该成形膜是一多层结构，包括一个或多个第一层和一个或多个第二层交错配置排列，其中该第一层中的一个包括氧化物并且连接到该背表面。

在一些实施例中，该第二层包括多晶硅或光刻胶。

在一些实施例中，该导电线的一第一端面和该阻障层的一端面与该成形膜远离该背表面的一下表面共面。

在一些实施例中，该导电线与该第一端面相对的一第二端面和该阻障层连接。

在一些实施例中，该绝缘层是一热氧化物层，绝缘层的一终端表面和该背表面共面。

在一些实施例中，该绝缘层是一沉积层，该绝缘层的一终端表面和该下表面共面。

在一些实施例中，该穿硅通孔结构还包括一种晶层，设置在该导电线和该阻障层之间。