[发明专利]解码器、解码器的操作方法和包括该解码器的存储器系统

说明书

本发明涉及一种解码器的操作方法，可包括：对目标数据块执行第一子解码操作；对候选块和芯片猎杀块执行第二子解码操作；执行第三子解码操作以确定全局校验节点；根据全局校验节点执行第四子解码操作，以推断并更新目标数据块的局部变量节点和失败数据块的局部变量节点；并且基于更新的局部变量节点的分量，来以设置的次数执行重复操作，该重复操作将第一子解码操作至第四子解码操作重复一次。

相关申请的交叉引用

本申请要求于2018年8月20日提交的申请号为10-2018-0096779的韩国专利申请的优先权，其公开内容通过引用整体并入本文。

技术领域

本发明的各种实施例涉及一种解码器、解码器的操作方法以及包括该解码器的存储器系统。

背景技术

通常，将存储器装置分成诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置，以及诸如以下的非易失性存储器装置：只读存储器(ROM)、掩膜式ROM(MROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器。

易失性存储器装置在供电中断时，丢失所存储的数据，而非易失性存储器装置即使在供电中断时也保留所存储的数据。非易失性闪速存储器装置由于其高编程速度、低功耗和大数据存储容量而被广泛用作计算机系统中的存储介质。

在非易失性存储器装置，特别是在闪速存储器装置中，每个存储器单元的数据状态取决于存储器单元可以编程的位的数量。每个存储1位数据的存储器单元称为单个位单元或单层单元(SLC)。每个存储2位数据的存储器单元称为多个位单元、多层单元(MLC)或多状态单元。每个存储3位数据的存储器单元称为三层单元(TLC)。与使用SLC相比，采用MLC和TLC有利于实现更高的集成度。然而，随着编程在每个存储器单元中的位的数量增加，可靠性降低且读取失败率增加。

例如，当待在存储器单元中编程k个位时，在任意给定时间在存储器单元中形成2^k个阈值电压中的一个。由于存储器单元的电特性之间的微小差异，针对相同数据编程的存储器单元的阈值电压形成阈值电压分布。阈值电压分布分别对应于与k位信息相对应的2^k个数据值。

然而，适用于各种阈值电压分布的电压窗口是有限的。因此，随着k的值增加，连续阈值电压分布之间的距离减小且相邻阈值电压分布可能重叠的可能性也增加。当两个相邻的阈值电压分布重叠时，读取数据可包括错误位。

图1是示出三层单元(TLC)非易失性存储器装置的编程状态和擦除状态的阈值电压分布。

图2是示出三层单元(TLC)非易失性存储器装置的由于特性劣化而导致的编程状态和擦除状态的阈值电压分布。

在能够在单个存储器单元中存储3位数据的TLC非易失性存储器装置，例如TLC闪速存储器装置中，存储器单元可具有2³个阈值电压分布中的一个。

由于存储器单元之间的特性差异，针对相同数据编程的存储器单元的阈值电压形成阈值电压分布。如图1所示，在TLC非易失性存储器装置中，对应与包括7个编程状态“P1”至“P7”和擦除状态“E”的数据状态来形成阈值电压分布。图1示出了阈值电压分布未重叠并且在阈值电压分布之间具有足够的读取电压余量的理想情况。

参照图2的闪速存储器示例，存储器单元可能经历在浮置栅极或隧道氧化膜处捕获的电子随时间放电的电荷损失。当隧道氧化膜由于迭代编程和擦除操作而劣化时，这种电荷损失可能加速。电荷损失可导致存储器单元的阈值电压的降低。例如，如图2中所示，阈值电压分布可由于电荷损失而向左移动。