[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，包括块体层；

掩埋氧化物层，设置在所述块体层上；

电感器，设置在所述半导体衬底的主表面侧上方；以及

第一接地屏蔽，所述第一接地屏蔽是在所述电感器下方和所述掩埋氧化物层下方的所述块体层中形成的杂质区域。

2.根据权利要求1所述的半导体器件，还包括：

表面单晶层，在所述掩埋氧化层上，以及

第二接地屏蔽，由位于所述电感器下方和所述表面单晶层上方的多晶硅层形成。

3.根据权利要求2所述的半导体器件，还包括第三接地屏蔽，所述第三接地屏蔽是在所述电感器下方的所述表面单晶层中形成的杂质区域。

4.根据权利要求3所述的半导体器件，其中当所述半导体衬底从上方被观察时，在所述半导体衬底的平面图中，所述第三接地屏蔽与所述第二接地屏蔽相邻布置。

5.根据权利要求1所述的半导体器件，还包括形成在所述块体层中的第一阱，以包括包含所述第一接地屏蔽的杂质区域，其中包含所述第一接地屏蔽的所述杂质区域具有第一导电类型，并且

其中所述第一阱具有与所述第一导电类型相反的第二导电类型。

6.根据权利要求1所述的半导体器件，

其中构成所述第一接地屏蔽的所述杂质区域具有第一导电类型，并且所述块体层具有与所述第一导电类型相反的第二导电类型。

7.根据权利要求1所述的半导体器件，

其中构成所述第一接地屏蔽的所述杂质区域具有第一导电类型，并且所述半导体器件还包括：

第一MOS(金属氧化物半导体)晶体管，在所述半导体衬底的平面图中，所述第一MOS(金属氧化物半导体)晶体管在与所述电感器被布置的位置不同的位置处，使用所述表面单晶层被形成；以及

所述第一导电类型的第二阱，形成在所述第一MOS晶体管下方的所述块体层中，

其中构成所述第一接地屏蔽的所述杂质区域沿着垂直于所述半导体衬底的方向的厚度小于所述第二阱沿着垂直于所述半导体衬底的所述方向的厚度。

8.根据权利要求7所述的半导体器件，

其中构成所述第一接地屏蔽的所述杂质区域的杂质浓度大于所述第二阱的杂质浓度。

9.根据权利要求1所述的半导体器件，

其中，在所述半导体衬底的平面图中，在所述电感器下方的区域包括：

第一区域，所述掩埋氧化物层和所述表面单晶层两者均设置在所述第一区域中，以及

第二区域，所述掩埋氧化物层和所述表面单晶层两者均未设置在所述第二区域中，

其中所述第一接地屏蔽设置在所述第一区域中的所述掩埋氧化物层下方，并且所述半导体器件还包括第二接地屏蔽，第二接地屏蔽是在所述第二区域中的所述块体层中形成的杂质区域。

10.根据权利要求9所述的半导体器件，还包括第三接地屏蔽，所述第三接地屏蔽由位于所述第一区域的所述表面单晶层上方的多晶硅层形成。

11.根据权利要求10所述的半导体器件，还包括第四接地屏蔽，所述第四接地屏蔽是形成在所述第一区域的所述表面单晶层中的杂质区域。

12.根据权利要求11所述的半导体器件，

其中在所述半导体衬底的平面图中，所述第四接地屏蔽与所述第三接地屏蔽相邻布置。

13.根据权利要求11所述的半导体器件，还包括第五接地屏蔽，所述第五接地屏蔽由覆盖所述第二区域中的所述块体层的多晶硅层形成。

14.根据权利要求13所述的半导体器件，

其中在所述半导体衬底的平面图中，所述第二接地屏蔽与所述第五接地屏蔽相邻布置。