[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

衬底，包括：所述衬底的N型金属氧化物半导体NMOS区中的第一鳍图案和第二鳍图案，所述第一鳍图案和所述第二鳍图案均沿第一方向纵向延伸，并且通过第一沟槽分开；以及所述衬底的P型金属氧化物半导体PMOS区中的第三鳍图案和第四鳍图案，所述第三鳍图案和所述第四鳍图案均与所述第一鳍图案和所述第二鳍图案中的相应鳍图案平行地沿所述第一方向纵向延伸，并且通过第二沟槽分开；

所述第一沟槽中的第一隔离层；

所述第二沟槽中的第二隔离层；

第一栅电极，沿横切所述第一方向的第二方向纵向延伸并与所述第一鳍图案相交；

第二栅电极，沿所述第二方向纵向延伸并与所述第二鳍图案相交；

第三栅电极，在所述第二隔离层上沿所述第二方向纵向延伸；以及

第四栅电极，在所述第二隔离层上沿所述第二方向纵向延伸，并与所述第三栅电极间隔开。

2.根据权利要求1所述的半导体器件，其中，所述第三栅电极和所述第四栅电极不设置在所述第三鳍图案的上表面和所述第四鳍图案的上表面上。

3.根据权利要求1所述的半导体器件，还包括：

第一栅间隔物，在所述第三栅电极的侧壁上并与所述第三鳍图案接触；以及

第二栅间隔物，在所述第四栅电极的侧壁上并与所述第四鳍图案接触。

4.根据权利要求3所述的半导体器件，其中，所述第一栅间隔物的至少一部分设置在所述第三鳍图案的上表面上，并且其中，所述第二栅间隔物的至少一部分设置在所述第四鳍图案的上表面上。

5.根据权利要求1所述的半导体器件，还包括：

第一栅间隔物，在所述第一栅电极的侧壁上并且不与所述第一隔离层重叠；以及

第二栅间隔物，在所述第二栅电极的侧壁上并且不与所述第一隔离层重叠。

6.根据权利要求1所述的半导体器件，其中，所述第一隔离层的上表面高于所述第一鳍图案的上表面和所述第二鳍图案的上表面，并且其中，所述第二隔离层的上表面低于所述第三鳍图案的上表面和所述第四鳍图案的上表面。

7.根据权利要求6所述的半导体器件，其中，所述第一隔离层的上表面高于所述第一栅电极的上表面或与所述第一栅电极的上表面处于相同高度。

8.根据权利要求1所述的半导体器件，其中，所述第一隔离层的上表面低于所述第一鳍图案的上表面和所述第二鳍图案的上表面，并且其中，所述第二隔离层的上表面低于所述第三鳍图案的上表面和所述第四鳍图案的上表面。

9.根据权利要求1所述的半导体器件，其中，所述第一沟槽的宽度小于所述第二沟槽的宽度。

10.根据权利要求1所述的半导体器件，其中，所述第一栅电极直接连接至所述第三栅电极，并且其中，所述第二栅电极直接连接至所述第四栅电极。

11.一种半导体器件，包括：

衬底，包括：所述衬底的N型金属氧化物半导体NMOS区中的第一鳍图案和第二鳍图案，所述第一鳍图案和所述第二鳍图案均沿第一方向纵向延伸，并且通过具有第一宽度的第一沟槽分开；以及所述衬底的P型金属氧化物半导体PMOS区中的第三鳍图案和第四鳍图案，所述第三鳍图案和所述第四鳍图案均与所述第一鳍图案和所述第二鳍图案中的相应鳍图案平行地沿所述第一方向纵向延伸，并且通过第二沟槽分开，所述第二沟槽具有比所述第一宽度大的第二宽度；

第一栅电极，与所述第一鳍图案相交；

第二栅电极，与所述第二鳍图案相交并与所述第一栅电极间隔开第一距离，所述第一距离大于或等于所述第一宽度；以及

第三栅电极和第四栅电极，位于所述第三鳍图案与所述第四鳍图案之间。

12.根据权利要求11所述的半导体器件，其中，所述第三栅电极包绕所述第三鳍图案的端部，并且其中，所述第四栅电极包绕所述第四鳍图案的端部。