[发明专利]一种基于索引的FPGA中DDR4包缓存的实现方法有效

专利信息
申请号: 201910530093.1 申请日: 2019-06-19
公开(公告)号: CN110232029B 公开(公告)日: 2021-06-29
发明(设计)人: 杨庸 申请(专利权)人: 成都博宇利华科技有限公司
主分类号: G06F12/02 分类号: G06F12/02;G06F12/0868
代理公司: 成都虹盛汇泉专利代理有限公司 51268 代理人: 刘冬静
地址: 610094 四川省成都市高新区*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 索引 fpga ddr4 缓存 实现 方法
【权利要求书】:

1.一种基于索引的FPGA中DDR4的包缓存的实现方法,其特征在于,包括以下步骤:

S1、输入用户数据包,将用户数据进行位宽转换、时钟域转换和切片处理,建立数据包切片索引,并将切片数据及索引缓存到FPGA片内FIFO;

S2、将切片数据写入DDR4,并建立数据包索引,将建立的数据包索引存放进FPGA的片内索引缓存;

S3、对数据包的索引缓存进行管理;

S4、当需要读取数据包时,在FPGA的片内索引缓存中获取数据包索引;

S5、从DDR4中读取数据包,根据数据包长度对数据包的读指令次数进行控制;

S6、将DDR4返回的数据包进行位宽转换、时钟域转换和切片重组处理,得到完整的数据包。

2.如权利要求1所述的基于索引的FPGA中DDR4的包缓存的实现方法,其特征在于,所述步骤S1中,建立的数据包切片索引具体包括:

是否切片长度,是否包头,是否包尾,冗余带外信息。

3.如权利要求2所述的基于索引的FPGA中DDR4的包缓存的实现方法,其特征在于,所述步骤S2中,将切片数据写入DDR4,还包括:

判断切片数据是否是包头;若是包头,则将包头在DDR4中的存储地址进行记录;

判断切片数据是否是包尾;若是包尾,则将数据包有效长度和校验信息进行记录。

4.如权利要求3所述的基于索引的FPGA中DDR4的包缓存的实现方法,其特征在于,所述步骤S2中,建立数据包索引具体为:

当包尾的最后一个字节存入DDR4之后,将包头在DDR4缓存中的地址、数据包有效长度、校验信息、冗余带外信息形成一个数据包索引。

5.如权利要求4所述的基于索引的FPGA中DDR4的包缓存的实现方法,其特征在于,所述步骤S4中,还包括:

预先将读数据包有效长度缓存到FPGA片内FIFO。

6.如权利要求5所述的基于索引的FPGA中DDR4的包缓存的实现方法,其特征在于,所述步骤S5中,从DDR4中读取数据包,根据数据包长度对数据包的读指令次数进行控制,具体为:

从DDR4中读取数据包时,每返回一个读数据,则重新计算该数据包长度;当计算的数据包长度达到数据包索引中的数据包有效长度时,则该数据包完整地从DDR4中读出。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都博宇利华科技有限公司,未经成都博宇利华科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910530093.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top