[发明专利]时间数字转换器调节方法及装置

权利要求书

1.一种时间数字转换器调节方法，其特征在于，所述时间数字转换器包括多条延迟链，且由一条主延迟链和至少一条从延迟链组成，主延迟链上的抽头位置的输出作为从延迟链的输入，每条延迟链包括多个延迟单元，所述方法包括链内调节S1和链间调节S2：

S1：针对每条延迟链，每调节一次该延迟链的输入位置后向调节的输入位置输入N次触发信号，并获取每次输入的触发信号在该延迟链上的进位数；依据各次调节对应获取的进位数，从各次调节的输入位置中选择最佳输入位置配置该延迟链；

S2：每调节一次主延迟链针对每条从延迟链的抽头位置后，向主延迟链的最佳输入位置输入M次触发信号，并获取每次输入的触发信号在各条延迟链上的进位数的均值；依据各次调节对应获取的均值，从各次调节的抽头位置中选择最佳抽头位置配置主延迟链。

2.根据权利要求1所述的方法，其特征在于，每条延迟链至少包括两个输入位置，且每条延迟链的其中一个输入位置固定配置于该延迟链的起始延迟单元位置，其他的输入位置用于在链内调节过程中进行调节。

3.根据权利要求1所述的方法，其特征在于，依据各次调节对应获取的进位数，从各次调节的输入位置中选择最佳输入位置，包括：

针对每次调节的输入位置，统计该输入位置对应获取的进位数的第一标准差率；

从所述第一标准差率中选择最小第一标准差率，并将所述最小第一标准差率对应的输入位置作为最佳输入位置。

4.根据权利要求1所述的方法，其特征在于，依据各次调节对应获取的均值，从各次调节的抽头位置中选择最佳抽头位置，包括：

针对每次调节的抽头位置，统计该抽头位置对应获取的均值的第二标准差率；

从所述第二标准差率中选择最小第二标准差率，并将所述最小第二标准差率对应的抽头位置作为最佳抽头位置。

5.根据权利要求4所述的方法，其特征在于，在从所述第二标准差率中选择最小第二标准差率之后，所述方法还包括：

从用于统计所述最小第二标准差率的均值中获取互不相同的均值，所述均值用于指示触发信号在所述时间数字转换器中的进位数；

按照从小到大的顺序遍历获取的每一均值，统计当前遍历均值在用于统计所述最小第二标准差率的均值中出现的次数，并依据所述次数和已遍历均值出现的次数确定当前遍历均值对应的延迟时间；

将获取的各个均值和对应的延迟时间添加到校正表中，以在利用所述时间数字转换器测量输入触发信号的延迟时间时通过查找所述校正表确定。

6.根据权利要求5所述的方法，其特征在于，在将获取的各个均值和对应的延迟时间添加到校正表中之后，所述方法还包括：

在利用所述时间数字转换器测量输入触发信号的延迟时间过程中，统计触发信号输入次数，并记录每次输入的触发信号在各条延迟链上的进位数的均值；

当统计的触发信号输入次数达到预设阈值时，从记录的均值中获取互不相同的均值，并按照从小到大的顺序遍历获取的每一均值，统计当前遍历均值在记录的均值中出现的次数，并依据所述次数和已遍历均值出现的次数确定当前遍历均值对应的延迟时间；

利用获取的各个均值和对应的延迟时间更新所述校正表。

7.一种时间数字转换器调节装置，其特征在于，所述时间数字转换器包括多条延迟链，且由一条主延迟链和至少一条从延迟链组成，主延迟链上的抽头位置的输出作为从延迟链的输入，每条延迟链包括多个延迟单元，所述装置包括：

链内调节模块，用于针对每条延迟链，每调节一次该延迟链的输入位置后向调节的输入位置输入N次触发信号，并获取每次输入的触发信号在该延迟链上的进位数；依据各次调节对应获取的进位数，从各次调节的输入位置中选择最佳输入位置配置该延迟链；

链间调节模块，用于每调节一次主延迟链针对每条从延迟链的抽头位置后，向主延迟链的最佳输入位置输入M次触发信号，并获取每次输入的触发信号在各条延迟链上的进位数的均值；依据各次调节对应获取的均值，从各次调节的抽头位置中选择最佳抽头位置配置主延迟链。