[发明专利]非易失性存储装置、微型计算机和电子设备

说明书

非易失性存储装置、微型计算机和电子设备。能够实现电路的小面积化等并应对EEPROM和闪存双方的用途。非易失性存储装置(10)包含：第1存储器单元阵列(MA1)，其配置有非易失性的多个存储器单元；第1驱动器电路(DRC1)；第1读写电路(RWC1)，其进行数据的写入和读出；第2存储器单元阵列(MA2)，其配置有与第1存储器单元阵列的多个存储器单元相同构造的非易失性的多个存储器单元；第2驱动器电路(DRC2)；以及第2读写电路(RWC2)，其进行数据的写入和读出。第1驱动器电路(DRC1)对第1存储器单元阵列(MA1)进行字节单位的擦除动作，第2驱动器电路(DRC2)对第2存储器单元阵列(MA2)进行比字节单位大的块单位的擦除动作。

技术领域

本发明涉及非易失性存储装置、微型计算机和电子设备等。

背景技术

以往，公知有EEPROM(Electrically Erasable Programmable Read OnlyMemory)、闪存等存储器。EEPROM、闪存是能够以电气方式进行数据的写入和擦除的非易失性存储装置，作为用于存储即使所搭载的电子设备的电源断开也需要一直保持的数据的存储装置使用。作为闪存的现有技术，例如存在专利文献1公开的技术。

EEPROM的改写次数的保证次数较多且能够进行以字节为单位的数据的写入和读出，所以存在容易使用的优点，但存在电路面积变大的缺点。另一方面，闪存存在能够减小电路面积的优点，但存在改写次数的保证次数较少且需要以块为单位进行擦除动作的缺点。因此，为了发挥EEPROM、闪存各自的优点，区分用途而使用，但是，EEPROM、闪存的存储器单元的制造工艺不同，所以，存在需要追加多个制造工艺工序以混合搭载两者的问题。另一方面，还存在如EEPROM那样使用闪存的一部分区域的称作EEPROM模拟的方法。作为EEPROM模拟的现有技术，存在专利文献2公开的技术。

专利文献1：日本特开2004-326864号公报

专利文献2：日本特开2011-243230号公报

但是，为了通过上述的EEPROM模拟而实现与EEPROM相同的改写次数，需要增加存储器单元的个数。例如，在闪存的改写次数为1000次时，为了保证100000次的改写次数，需要100倍的个数的存储器单元。因此，存在电路面积增大而导致成本增加的问题。

发明内容

本发明的一个方式涉及非易失性存储装置，其包含：第1存储器单元阵列，其配置有能够以电气方式进行数据的写入和擦除的非易失性的多个存储器单元；第1驱动器电路，其对所述第1存储器单元阵列的字线和源极线进行驱动；以及第1读写电路，其与所述第1存储器单元阵列的位线连接，对所述第1存储器单元阵列进行数据的写入和读出；第2存储器单元阵列，其配置有能够以电气方式进行数据的写入和擦除并与所述第1存储器单元阵列的所述多个存储器单元相同构造的非易失性的多个存储器单元；第2驱动器电路，其对所述第2存储器单元阵列的字线和源极线进行驱动；以及第2读写电路，其与所述第2存储器单元阵列的位线连接，对所述第2存储器单元阵列进行数据的写入和读出，所述第1驱动器电路对所述第1存储器单元阵列进行字节单位的擦除动作，所述第2驱动器电路对所述第2存储器单元阵列进行比所述字节单位大的块单位的擦除动作。

附图说明

图1是本实施方式的非易失性存储装置的结构例。

图2是非易失性存储装置的各动作的说明图。

图3是非易失性存储装置的详细结构例。

图4是非易失性存储装置的详细结构例。

图5是非易失性存储装置的详细结构例。

图6是EEPROM模拟的说明图。

图7是EEPROM模拟的动作说明图。

图8是本实施方式的动作说明图。