[发明专利]一种支撑存储内计算的存储系统及计算方法

权利要求书

1.一种支撑存储内计算的存储系统，其特征在于，包括SRAM阵列和m个计算模块，所述SRAM阵列包括行地址译码模块和n行m列的SRAM存储单元，所述行地址译码模块包括两组译码器，各所述计算模块包括相互连接的布尔逻辑计算单元和全加计算单元，每列SRAM存储单元通过两条读位线与布尔逻辑计算单元连接，所述布尔逻辑计算单元和全加计算单元连接，各所述全加计算单元依次连接；

所述SRAM阵列在进行读操作时，同时读取两条读字线上的SRAM单元存储的存储数据，所述布尔逻辑计算单元对存储数据进行布尔运算，所述全加计算单元对存储数据进行按位全加计算。

2.根据权利要求1所述的一种支撑存储内计算的存储系统，其特征在于，所述布尔运算包括与运算、与非运算、或运算、或非运算以及异或运算。

3.根据权利要求1所述的一种支撑存储内计算的存储系统，其特征在于，所述SRAM存储单元为9T结构SRAM存储单元，所述9T结构SRAM存储单元由一组交叉耦合反相器和五个NMOS管组成。

4.根据权利要求3所述的一种支撑存储内计算的存储系统，其特征在于，所述交叉耦合反相器包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述五个NMOS管分别为第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和第七NMOS管；

所述第一PMOS管的源极和第二PMOS管的源极连接电源电压，第一NMOS管的源极和第二NMOS管的源极接地，第一PMOS管的栅极连接第一NMOS管的栅极，第一PMOS管的漏极连接第一NMOS管的漏极，构成第一个反相器结构；第二PMOS管的栅极连接第二NMOS管的栅极，第二PMOS管的漏极连接第二NMOS管的漏极，构成第二个反相器结构；第二PMOS管和第二NMOS管的栅极与第一PMOS管和第一NMOS管的漏极相连接，且连接节点标记为Q，第一PMOS管和第一NMOS管的栅极与第二PMOS管和第二NMOS管的漏极相连接，且连接节点标记为QB；

第三NMOS管的源极连接节点Q，漏极连接第一写位线，栅极连接写字线，第四NMOS管的源极连接节点QB，漏极连接第二写位线，栅极连接写字线，构成SRAM存储单元的写通道；

第五NMOS管的栅极连接节点QB，漏极连接第一读位线，第六NMOS管的栅极连接节点Q，漏极连接第二读位线，第五NMOS管的源极与第六NMOS管的源极相连接，并连接到第七NMOS管的漏极，第七NMOS管的源极接地GND，栅极连接读字线，构成SRAM存储单元的读通道。

5.根据权利要求1所述的一种支撑存储内计算的存储系统，其特征在于，所述布尔逻辑计算单元包括或非门、第一灵敏放大器和第二灵敏放大器，所述第一灵敏放大器的同相输入端接第一读位线，所述第一灵敏放大器的反相输入端和第二灵敏放大器的同相输入端均连接参考电压，所述第二灵敏放大器的反相输入端接第二读位线，所述第一灵敏放大器的同相输出端与或非门的一输入端连接，所述第二灵敏放大器的反相输出端与或非门的另一输入端连接；所述第一灵敏放大器的同相输出端输出与运算信号，所述第一灵敏放大器的反相输出端输出与非运算信号，所述第二灵敏放大器的同相输出端输出或运算信号，所述第二灵敏放大器的反相输出端输出或非运算信号，所述或非门的输出端输出异或运算信号。

6.根据权利要求5所述的一种支撑存储内计算的存储系统，其特征在于，所述全加计算单元包括一个与门、一个或门和一个异或门；

所述全加计算单元的控制逻辑如下：

S_n＝C_n-1⊕XOR

C_n＝C_n-1*XOR+AND

其中，所述S_n为本位和，所述C_n为本位进位，所述C_n-1为低位进位，所述XOR为布尔逻辑计算单元输出的异或运算信号，所述AND为布尔逻辑计算单元输出的与运算信号。