[发明专利]接合支撑结构、多个半导体晶圆及其接合方法

说明书

在一些实施例中，提供了用于接合半导体晶圆的方法。方法包括在第一半导体晶圆的中心区域上方形成第一集成电路(IC)。第一环形接合支撑结构形成在第一半导体晶圆的环形周边区域上方，其中，第一半导体晶圆的环形周边区域围绕第一半导体晶圆的中心区域。第二半导体晶圆接合至第一半导体晶圆，使得布置在第二半导体晶圆上的第二IC电连接至第一IC。本发明的实施例还提供了接合支撑结构和多个半导体晶圆。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及接合支撑结构、多个半导体晶圆及其接合方法。

背景技术

半导体工业通过缩小最小部件尺寸来不断地改进集成电路(IC)的处理能力和功耗。然而，近年来，工艺限制很难继续缩小最小部件尺寸。作为潜在方法已经出现了将二维(2D)IC堆叠为三维(3D)IC，以不断改善IC的处理能力和功耗。

发明内容

根据本发明的一方面，提供了一种用于接合半导体晶圆的方法，所述方法包括：在第一半导体晶圆的中心区域上方形成第一集成电路(IC)；在所述第一半导体晶圆的环形周边区域上方形成第一环形接合支撑结构，其中，所述第一半导体晶圆的环形周边区域环绕所述第一半导体晶圆的中心区域；以及将第二半导体晶圆接合至所述第一半导体晶圆，使得设置在所述第二半导体晶圆上的第二集成电路电连接至所述第一集成电路。

根据本发明的另一方面，提供了一种用于接合半导体晶圆的方法，所述方法包括：在第一半导体晶圆的第一侧上形成多个堆叠的层间介电(ILD)层，其中，所述多个堆叠的层间介电层具有位于第一半导体晶圆的中心区域上方的第一厚度和位于所述第一半导体晶圆的周边区域上方的第二厚度，所述第二厚度小于所述第一厚度；在形成所述多个堆叠的层间介电层中的一个或多个之后，在所述周边区域上方形成包括介电材料层的环形接合支撑结构，其中，所述介电材料层具有侧壁，以面对所述多个堆叠的层间介电层中的一个或多个的一侧；以及将第二半导体晶圆接合至所述第一半导体晶圆的第一侧。

根据本发明的又一方面，提供了一种多个接合在一起的半导体晶圆，包括：多个堆叠的层间介电(ILD)层，设置在第一半导体晶圆的第一侧的中心区域上方；环形接合支撑结构，包括设置在所述第一半导体晶圆的环形周边区域上方的介电材料层，其中，所述第一半导体晶圆的环形周边区域环绕所述第一半导体晶圆的中心区域，并且所述介电材料层具有侧壁，以面对所述多个堆叠的层间介电层中的一个或多个的一侧；以及第二半导体晶圆，接合至所述第一半导体晶圆的第一侧。

附图说明

当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。

图1示出了接合在一起的多个半导体器件的截面图，其中，每个均具有设置在外围区域上方的接合支撑结构。

图2示出了接合在一起的多个半导体晶圆的截面图，其中，每个半导体晶圆均具有设置在外围区域上方的接合支撑结构。

图3示出了图1的多个半导体晶圆中的至少一个半导体晶圆的一些更详细的实施例的截面图。

图4示出了图1的多个半导体晶圆中的至少一个半导体晶圆的一些更详细的实施例的截面图。

图5示出了图1的多个半导体晶圆中的至少一个半导体晶圆的一些更详细的实施例的截面图。

图6示出了图1的多个半导体晶圆中的至少一个半导体晶圆的一些更详细的实施例的截面图。

图7示出了图1的多个半导体晶圆中的至少一个半导体晶圆的一些更详细的实施例的截面图。

图8示出了图1的多个半导体晶圆中的至少一个半导体晶圆的一些实施例的截面图。

图9A至图9K示出了用于形成图3的半导体晶圆并且将图3的半导体晶圆接合至另一半导体晶圆的方法的一些实施例的一系列截面图。