[发明专利]在源极接触沟槽中具有集成的伪肖特基二极管的功率MOSFET

权利要求书

1.一种绝缘栅极半导体器件，包括：

半导体材料区域，包括：

半导体衬底；

在所述衬底上的第一导电类型的第一半导体层；

在所述衬底上生长的所述第一导电类型的外延层；

形成在所述外延层中的第二导电类型的体区域；

具有主表面的在所述外延层上的所述第一导电类型的第二半导体层；和

安置在所述第二半导体层上或所述外延层上的多个TMOS单元和多个伪肖特基(P-Sch)单元，彼此相邻并邻接，使得所述多个P-Sch单元中的每个P-Sch单元被夹在所述多个TMOS单元中的任意两个TMOS单元之间，

其中，所述多个TMOS单元中的每个TMOS单元被配置为在所述体区域中形成欧姆接触，以及

其中，所述多个P-Sch单元中的每个P-Sch单元被配置为与所述体区域形成伪肖特基势垒二极管。

2.根据权利要求1所述的器件，其中，所述多个TMOS单元中的每个TMOS单元还包括：

具有侧壁和底部的第一沟槽栅极区域；

具有侧壁和底部的第二沟槽栅极区域；和

具有侧壁和底部的沟槽源极区域，

其中所述第一栅极区域和所述第二栅极区域包括在所述侧壁和所述底部上的介电材料层，以及

其中所述沟槽源极区域包括覆盖所述侧壁并且在所述底部上的导电材料层，以与所述体区域形成真正的肖特基接触。

3.根据权利要求2所述的器件，其中，所述多个TMOS单元中的每个TMOS单元还包括：

凹陷在所述第一沟槽栅极区域中的第一屏蔽区域；和

凹陷在所述第二栅极区域中的第二屏蔽区域。

4.根据权利要求3所述的器件，其中，所述多个P-Sch单元中的每个P-Sch单元还包括：

凹陷在所述第一沟槽栅极区域中的第一屏蔽区域；和

凹陷在所述第二栅极区域中的第二屏蔽区域。

5.根据权利要求2或权利要求3或权利要求4所述的器件，其中，所述多个P-Sch单元中的每个P-Sch单元还包括以背对背方式布置的TMOS部分和P-Sch部分，其中所述TMOS部分具有与所述TMOS单元类似的结构，并且其中所述P-Sch部分还包括：

具有侧壁和底部的第一沟槽栅极区域；

第二沟槽栅极区域；和

具有侧壁和底部的沟槽源极区域，

其中所述第一沟槽栅极区域和所述第二沟槽栅极区域在所述底部和所述侧壁上包括介电材料层，以及

其中所述沟槽源极区域包括覆盖所述底部和所述侧壁的绝缘材料的第一层，并且还包括覆盖所述绝缘材料的层的导电材料的第二层，以与所述体区域形成伪肖特基接触。

6.根据权利要求2或权利要求3或权利要求4所述的器件，其中，所述多个P-Sch单元中的每个P-Sch单元还包括以背对背方式布置的TMOS部分和P-Sch部分，其中所述TMOS部分具有与所述TMOS单元相同的结构，并且其中所述P-Sch部分还包括：

具有侧壁和底部的第一沟槽栅极区域；

第二沟槽栅极区域；和

具有侧壁和底部的沟槽源极区域，

其中所述第一沟槽栅极区域和所述第二沟槽栅极区域在所述底部和所述侧壁上包括介电材料层，以及

其中所述沟槽源极区域包括覆盖所述侧壁的绝缘材料的第一层，并且还包括导电材料的第二层，所述导电材料的第二层覆盖所述沟槽源极区域的所述底部和所述侧壁上的所述绝缘材料的层，以与所述外延层形成底部开口的肖特基接触，并且与所述侧壁形成伪肖特基接触。

7.根据前述权利要求中任一项所述的器件，其中，所述沟槽栅极区域从所述主表面延伸并终止于所述外延层中。

8.根据前述权利要求中任一项所述的器件，其中，所述沟槽源极区域从所述主表面延伸并终止于所述体区域中。

9.根据前述权利要求中任一项所述的器件，其中，所述多个TMOS单元中的每个TMOS单元包括在所述沟槽源极区域下方的所述第二导电类型的局部掺杂区域。