[发明专利]集成电路布局锐角修复方法和集成电路布局锐角修复系统

说明书

一种集成电路布局锐角修复方法和集成电路布局锐角修复系统，该集成电路布局锐角修复方法包括读取第一集成电路布局；侦测在第一集成电路布局中的锐角，其中锐角由第一线段和第二线段构成；对第一线段进行扩展(expand)；使用扩展后的第一线段，产生填充图案；将填充图案转换成第二集成电路布局；以及将第一集成电路布局与第二集成电路布局合并成第三集成电路布局。本公开实现自动侦测集成电路布局中所不期望的这些锐角，并且产生填充图案填补锐角，减少了以往必须手动修复锐角所耗费的人力和时间成本。

技术领域

本公开涉及一种集成电路布局锐角修复方法，特别涉及可以自动填充在集成电路布局中不期望的锐角的集成电路布局锐角修复方法。

背景技术

半导体集成电路(IC)工业快速成长。在集成电路设计中，集成电路布局必须符合设计规则。集成电路制造厂会对所设计的集成电路布局执行设计规则检查(design rulescheck；DRC)来检查在集成电路布局中的几何图案是否符合设计规则，使得对应集成电路布局的集成电路装置能够在集成电路制造厂中制造。

现在主流的集成电路封装技术为倒晶封装(flip chip)，半导体晶片的最上层铝层(aluminum layer)(又称为铝焊垫(aluminum for bond pad；AP)层)具有多个金属线(信号线或电源线等)和平面的凸块区，焊锡凸块(bump)会形成在凸块区上，以在后续封装时将晶片倒置后，加热以熔融焊锡凸块来完成晶片和电路板的组装互连。

在AP层中，金属线会连接至凸块区。由于凸块区通常为八边形、六十四边形等多边形，金属线与凸块区的连接可能会产生锐角(图案)。这种锐角会因为光的衍射而模糊不清，甚至会影响线路的阻抗。在进行设计规则检查时，这种锐角会被侦测，并且列为错误。在以往检查出这些不期望的锐角后，只能够手动一个一个地修复，直到AP层的锐角被移除。这种方式不仅增加设计者的工作负担，也耗费了大量的时间成本。因此，需要一种能够自动修复AP层的锐角的方法。

发明内容

本公开提供一种集成电路布局锐角修复方法。集成电路布局锐角修复方法包括读取第一集成电路布局；侦测在第一集成电路布局中的锐角，其中锐角由第一线段和第二线段构成；对第一线段进行扩展(expand)；使用扩展后的第一线段，产生填充图案；将填充图案转换成第二集成电路布局；以及将第一集成电路布局与第二集成电路布局合并成第三集成电路布局。

本公开提供一种集成电路布局锐角修复系统。集成电路布局锐角修复系统包括处理器、储存装置以及计算机可读介质。储存装置具有第一集成电路布局。计算机可读介质储存多个指令。当处理器执行上述指令时，致使集成电路布局锐角修复系统执行操作。这些操作包括从储存装置读取第一集成电路布局；侦测在第一集成电路布局中的锐角，其中锐角由第一线段和第二线段构成；对第一线段进行扩展；使用扩展后的第一线段，产生填充图案；将填充图案转换成第二集成电路布局，并且储存至储存装置；以及将第一集成电路布局与第二集成电路布局合并成第三集成电路布局，并且将第三集成电路布局储存至储存装置。

本公开实现自动侦测集成电路布局中所不期望的这些锐角，并且产生填充图案填补锐角，减少了以往必须手动修复锐角所耗费的人力和时间成本。

附图说明

为了使本公开的描述方式能涵盖上述的举例、其他优点及特征，上述简要说明的原理，将通过图示中的特定范例做更具体的描述。此处所示的图示仅为本公开的范例，并不能对本公开的范围形成限制，本公开的原理是通过附图以进行具有附加特征和细节的描述与解释，其中：

图1是根据本公开实施例的集成电路制造系统及关于集成电路制造系统的集成电路制造流程示意图。

图2是根据本公开实施例的集成电路布局锐角修复系统对集成电路布局执行集成电路布局锐角修复方法的流程图。

图3是根据本公开实施例的填充图案合并至具有锐角图案的集成电路布局的示意图。