[发明专利]一种基于GPU加速的雷达接收机正交解调实现方法

说明书

本发明属于雷达技术领域，涉及一种基于GPU加速的雷达接收机正交解调实现方法。本发明利用GPU的高速并行计算能力，设计了一种基于GPU加速的正交解调实现方法，能够以较快的速度完成多脉冲多通道信号的正交解调，满足系统信号处理实时性要求。本发明对算法进行并行优化，使之能够适用GPU的高速并行计算能力；在GPU运算中使用共享存储器及常数存储器，减少内存访问延迟，提高运算速度；实现了对多脉冲多通道的中频数字回波信号的正交解调，利用GPU并行处理，满足实时性要求。

技术领域

本发明属于雷达技术领域，涉及一种基于GPU加速的雷达接收机正交解调实现方法。

背景技术

在雷达接收机系统中，传统的雷达模拟正交接收机将输入的中频带通信号分别与正交的两路本振信号相乘混频，然后通过低通滤波器滤除倍频分量，得到I、Q两路正交基带信号。由于模拟器件的一致性与稳定性都较差，所获得的两路正交通道很难在大的动态范围内保持高度的幅度一致性及相位正交性。随着数字电路特别是A/D转换器性能的提高，使得数字化推向中频。

由于日益严峻的目标环境和电磁环境的挑战，现代雷达必须具备高精度、多功能、多波束、多目标处理、抗干扰、自适应和目标识别等功能。相控阵雷达是一种接收和发射都采用数字波束形成技术的全数字阵列雷达，满足现代雷达的要求。相控阵雷达的核心内容之一是单元级回波信号中频或射频数字化后，在数字域进行幅/相加权实现接收数字波束形成，基于多通道数字化接收机的数字阵列模块是相控阵雷达的关键模块。

现代雷达一般采用中频采样，中频数字化接收机通过高速ADC直接对中频模拟信号进行数字化，再对中频数字信号通过DDC处理包括混频、滤波、降基带、提取相位信息最后获得与信号带宽匹配的数字基带信号。其主要流程如图1所示。低通滤波器将下变频后的高频信号滤掉，只剩下雷达信号处理所需的基带信号。为了保证相位不畸变，一般采用低通FIR滤波器，该项操作主要涉及到时域上的卷积运算，频域上可以用FFT实现。

发明内容

为了满足雷达信号处理的实时性要求，接收机正交解调系统必须具有很高的时间性能，本发明利用GPU的高速并行计算能力，设计了一种基于GPU加速的正交解调实现方法，能够以较快的速度完成多脉冲多通道信号的正交解调，满足系统信号处理实时性要求。

本发明的技术方案是，一种基于GPU加速的雷达接收机正交解调实现方法，其特征在于，包括以下步骤：

S1、对多路信号同时进行数字混频得到I、Q两路信号，将数据按照各脉冲、各通道顺序存放在GPU显存中，GPU线程结构为三维网格，令三维网格每个x方向维度所有线程块完成对应一个通道的计算、网格y方向维度为通道数、网格z维度为脉冲数；

S2、计算FIR低通滤波器系数f(n),n为阶数，计算完毕后将滤波器系数存入到GPU常数存储器中；

S3、同时对所有通道数据进行一维卷积，基于GPU的一维卷积计算方式为：

在计算前将线程块对应的中频信号数据存入到共享存储器中，令卷积的权重为FIR低通滤波器的系数，即在每个元素的左右两边，都有相同个数的对应元素用来计算加权总和；在计算时，每个线程负责一个元素的计算，每一个元素的计算包括周围n个中频信号数据和n个滤波器系数对应相乘再叠加；

S4、降采样，即对低通滤波后的信号按倍数进行抽取，获得解调信号。

本发明的有益效果为，对算法进行并行优化，使之能够适用GPU的高速并行计算能力；在GPU运算中使用共享存储器及常数存储器，减少内存访问延迟，提高运算速度；实现了对多脉冲多通道的中频数字回波信号的正交解调，利用GPU并行处理，满足实时性要求。

附图说明

图1是接收机正交解调处理框图；

图2是对应所有通道的GPU线程结构；