[发明专利]一种AXI stream数据帧总线合路装置

权利要求书

1.一种AXI stream数据帧总线合路装置，其特征在于，包括：多级寄存器，数据指示器，准备信号生成器，多路选择器，数据传输指示器，其中，所述多级寄存器和所述数据指示器的数量均为N，所述多路选择器的数量为N-1，且N为大于或等于2的整数；

所述多路选择器分别与各个主设备和对应的多级寄存器相连接，用于获取任意一个主设备发送的第一指示信号和待传输数据，并将获取到的指示信号和待传输数据写入所述多级寄存器；

各个所述多级寄存器依次通过一个多路选择器相连接，且每个所述多路选择器分别与各个主设备相连接，且多个多级寄存器中的首个多级寄存器与从设备相连接，所述多级寄存器用于存储任意一个主设备发送的第一指示信号和待传输数据，并将所述第一指示信号和待传输数据发送给从设备，其中，所述主设备的数量与所述多级寄存器的数量相同，所述第一指示信号包括：valid信号、last信号、data信号；

各个所述数据指示器依次连接，且多个数据指示器中的首个数据指示器分别与多个多路选择器中的首个多路选择器和所述数据传输指示器相连接，所述数据指示器用于生成第二指示信号，其中，所述第二指示信号用于表征所述多级寄存器中存储的待传输数据对应的主设备的序号；

所述数据传输指示器用于生成第三指示信号，其中，所述第三指示信号用于表征首个多级寄存器中存储的待传输数据和第一指示信号是否完整发送给所述从设备；

所述准备信号生成器分别与各个主设备、所述从设备和多个数据指示器中的最后一个数据指示器相连接，用于生成各个主设备的准备信号，以及获取所述从设备发送的准备信号。

2.根据权利要求1所述的装置，其特征在于，所述从设备发送的第一指示信号与所述首个多级寄存器中存储的第一指示信号一一对应。

3.根据权利要求1所述的装置，其特征在于，在所述首个多级寄存器中存储的valid信号为高电平信号，且所述准备信号生成器获取到所述从设备发送的准备信号为高电平信号的情况下，所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据和第一指示信号。

4.根据权利要求1所述的装置，其特征在于，在所述首个多级寄存器中存储的待传输数据发送至所述从设备的情况下，多级寄存器Pn将存储在多级寄存器Pn中的存储的第一指示信号和待传输数据发送给多级寄存器Pn-1，其中，n为大于或等于2，且小于或等于N的整数。

5.根据权利要求1的所述装置，其特征在于，在所述首个多级寄存器中存储的valid信号为低电平信号，或，所述从设备发送的准备信号与所述从设备发送的valid信号均为高电平信号的情况下，则所述准备信号生成器生成所述首个数据指示器对应的主设备的高电平准备信号。

6.根据权利要求5所述的装置，其特征在于，所述从设备发送的准备信号用于表征所述从设备在当前周期是否能够接收所述首个多级寄存器发送的待传输数据。

7.根据权利要求1所述的装置，其特征在于，

所述valid信号为高电平信号时用于表征所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据的过程为有效传输；

所述valid信号为低电平信号时用于表征所述首个多级寄存器向所述从设备传输所述首个多级寄存器中存储的待传输数据的过程为无效传输。

8.根据权利要求2所述的装置，其特征在于，

所述last信号为高电平信号时用于表征所述首个多级寄存器完成向所述从设备传输所述首个多级寄存器中存储的待传输数据；

所述last信号为低电平信号时用于表征所述首个多级寄存器未完成向所述从设备传输所述首个多级寄存器中存储的待传输数据。

9.根据权利要求2所述的装置，其特征在于，

所述data信号用于表征所述首个多级寄存器中存储的待传输数据的有效载荷。