[发明专利]双分离栅存储器单元的编程电压产生电路

权利要求书

1.一种双分离栅存储器单元的编程电压产生电路，其特征在于：双分离栅存储器单元包括：第一栅极结构、第二栅极结构、第三栅极结构、源区和漏区；

所述第一栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；所述第二栅极结构由形成于半导体衬底表面的第二栅介质层和多晶硅栅组成；所述第三栅极结构由形成于半导体衬底表面的第一栅介质层、浮栅、第二栅介质层和多晶硅控制栅叠加而成；由位于所述源区和所述漏区之间的所述半导体衬底组成沟道区；

所述第一栅极结构、所述第二栅极结构和所述第三栅极结构排列在所述源区和所述漏区之间的所述沟道区表面上，由所述第一栅极结构、所述第二栅极结构和所述第三栅极结构共同控制所述沟道区表面的沟道的形成；所述第一栅极结构作为信息存储位，所述第三栅极结构作为导通栅极；所述第二栅极结构的多晶硅栅作为所述存储器单元的选择栅；

所述第一栅极结构的多晶硅栅连接到对应的第一控制栅极线，所述第二栅极结构的多晶硅栅连接到字线，所述第三栅极结构的多晶硅栅连接到对应的第二控制栅极线；所述源区、漏区分别引出形成位线；

所述编程电压产生电路为所述存储器单元的编程提供编程信号，所述编程信号包括字线信号、位线信号、第一控制栅极线信号、第二控制栅极线信号；所述字线信号连接到所述第二栅极结构底部的所述沟道区，以控制是否在沟道区表层形成沟道；所述第一控制栅极线信号连接到所述第一控制栅极线并使所述第一栅极结构底部的所述沟道区的表层形成沟道，所述第二控制栅极线信号连接到所述第三栅极结构并使所述第三栅极结构底部的所述沟道区的表层形成沟道；

所述字线信号由多路输入的电压Vb，包括Vb0～Vbm，经过电压平均电路取得电压Vb0～Vbm的平均值作为字线编程电压Vwlp；m为存储器单元的个数；

所述的多路输入的电压Vb为存储器单元的位线电压。

2.如权利要求1所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述的电压平均电路包含：

多个电压-电流转换电路，将多个输入的电压分别转换为对应的电流信号I，包含I0～Im；所述电压-电流转换电路的个数与存储器单元的个数相同，即每一个电压-电流转换电路对应一个存储器单元；

加法电路，将所述的多个电压-电流转换电路所转换输出的多个电流信号进行累计叠加；

电流-电压转换电路，将加法电路输出的电流信号再转换为电压信号，所述电流-电压转换电路转换出的电压信号作为字线信号，提供编程电压Vwlp。

3.如权利要求2所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述的多个电压-电流转换电路，将电压Vb0～Vbm转换为电流，所述的电压-电流转换电路由放大器、MOS管及电阻构成，其中放大器的反向输入端与电阻连接，电阻另一端接地，同相输入端接输入电压Vb,放大器的输出端接MOS管栅极，MOS管漏端接电源，源端与所述电阻及所述放大器的反向输入端相接，流过MOS源漏端的电流即为转换后的输出电流信号I。

4.如权利要求2所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述的加法电路，对多个输入电流信号I，包含I0～Im，进行累加，最后通过可调电阻输出。

5.如权利要求3或4所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述的加法电路，还实现对多个输入电流信号I进行取平均值的功能。

6.如权利要求1所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述第一栅介质层、第二栅介质层为氧化硅层。

7.如权利要求1或2所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述第一控制栅极信号电压为5V，字线编程电压为1.4V，第三控制栅极信号电压为8V，位线电压为5V。

8.如权利要求1所述的双分离栅存储器单元的编程电压产生电路，其特征在于：所述的存储器单元在编程时，采用多晶硅反转的隧道效应方式。