[发明专利]互补金属氧化物半导体器件

说明书

本发明提供一种互补金属氧化物半导体器件，所述互补金属氧化物半导体(CMOS)器件包括：高电阻率基板；第一CMOS结构，设置在所述高电阻率基板的第一区域中；以及第二CMOS结构，与所述第一CMOS结构的半导体类型相同，并且设置在所述高电阻率基板的与所述第一区域分开的第二区域中。所述高电阻率基板设置在所述第一CMOS结构和所述第二CMOS结构之间，以将所述第一CMOS结构与所述第二CMOS结构分开。

本申请要求于2018年8月24日在韩国知识产权局提交的第10-2018-0098965号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。

技术领域

以下描述涉及一种具有改善的插入损耗的互补金属氧化物半导体(CMOS)晶体管的布局结构。

背景技术

最近开发的移动Wi-Fi模块被配置为执行2.4GHz/5GHz双频段多输入多输出(MIMO)通信，并且需要Wi-Fi模块的小型化和集成设计以适配移动装置。

此外，需要在一个芯片中包括功率放大器(PA)、内部耦合器、射频(RF)开关和低噪声放大器(LNA)的前端集成电路(FEIC)。为此，最近已经使用单片工艺将通过分离传统发送和接收而被配置为两个芯片的前端电路配置为单个芯片。

在如上所述的前端集成电路(FEIC)形成为单个芯片的情况下，尽管可使用绝缘体上硅(SOI：Silicon-on-Insulator)工艺以最大化嵌入其中的射频开关的特性，但当使用SOI工艺时，设计功率放大器非常困难。因此，可使用BiCMOS工艺来将发送器和接收器配置为单个芯片。

然而，BiCMOS工艺的开关损耗大于SOI工艺的开关损耗，这会直接影响接收器的接收性能和发送器的输出功率。因此，为了解决这样的问题，需要能够降低开关损耗的结构。

发明内容

提供本发明内容以按照简化的形式介绍下面在具体实施方式中进一步描述的选择的构思。本发明内容不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。

在一个总体方面，一种CMOS器件包括：高电阻率基板；第一CMOS结构，设置在所述高电阻率基板的第一区域中；以及第二CMOS结构，与所述第一CMOS结构的半导体类型相同，并且设置在所述高电阻率基板的与所述第一区域分开的第二区域中。所述高电阻率基板设置在所述第一CMOS结构和所述第二CMOS结构之间，以将所述第一CMOS结构与所述第二CMOS结构分开。

所述第一CMOS结构和所述第二CMOS结构中的每个可以是三阱结构。

所述第一CMOS结构可包括堆叠为第一三阱结构的第一低电阻率层、第一深N阱层和第一P阱层。

所述第二CMOS结构可包括堆叠为第二三阱结构的第二低电阻率层、第二深N阱层和第二P阱层。

所述第一CMOS结构可包括：第一低电阻率层，堆叠在所述高电阻率基板的所述第一区域中；第一深N阱层，设置在所述第一低电阻率层上并且被所述第一低电阻率层围绕；第一P阱层，设置在所述第一深N阱层上并且被所述第一深N阱层围绕；以及第一源极区域、第一漏极区域和第一栅极区域，设置在所述第一P阱层中以分别形成所述第一CMOS结构的源极、漏极和栅极。

所述第二CMOS结构可包括：第二低电阻率层，堆叠在所述高电阻率基板的所述第二区域中；第二深N阱层，设置在所述第二低电阻率层上并且被所述第二低电阻率层围绕；第二P阱层，设置在所述第二深N阱层上并且被所述第二深N阱层围绕；以及第二源极区域、第二漏极区域和第二栅极区域，设置在所述第二P阱层中以分别形成所述第二CMOS结构的源极、漏极和栅极。

所述高电阻率基板的电阻率值可大于所述第一低电阻率层的电阻率值和所述第二低电阻率层的电阻率值二者。