[发明专利]用于指令处理的处理器核、方法和系统

权利要求书

1.一种处理器核，包括：

多个级别的高速缓存，包括第二级L2高速缓存；

多个向量寄存器；

多个掩码寄存器；

解码单元电路，用于对第一指令和第二指令解码，

所述第一指令具有用于指定与具有两个64位的元素的第一128位的紧缩数据结构的存储器中的位置对应的基址和索引的字段，具有用于将所述多个掩码寄存器中的掩码寄存器指定为第一掩码的源的字段，并且具有用于指定所述多个向量寄存器中的目的地寄存器的字段；

所述第二指令具有用于指定与具有四个32位的元素的第二128位的紧缩数据结构的所述存储器中的位置对应的基址和索引的字段，具有用于将所述多个掩码寄存器中的掩码寄存器指定为第二掩码的源的字段，并且具有用于指定所述多个向量寄存器中的目的地寄存器的字段；以及

执行单元电路，与所述解码单元电路、所述多个向量寄存器和所述多个掩码寄存器耦合，

所述执行单元电路用于执行所述第一指令，以：

加载所述第一128位的紧缩数据结构的至少一个64位的元素；

基于通过以64位的数据元素粒度应用所述第一掩码并利用在其中被掩码掉的元素被归零的归零掩码来从所述第一128位的紧缩数据结构生成第一经掩码的复制数据结构；以及

将包括所述第一经掩码的复制数据结构的第一结果存储在由所述第一指令指定的目的地寄存器中，其中，所述第一经掩码的复制数据结构的长度是128位的倍数且与由所述第一指令指定的目的地寄存器相同；并且

所述执行单元电路用于执行所述第二指令，以：

加载所述第二128位的紧缩数据结构的至少一个32位的元素；

基于通过以32位的数据元素粒度应用所述第二掩码并利用在其中被掩码掉的元素被归零的所述归零掩码来从所述第二128位的紧缩数据结构生成第二经掩码的复制数据结构；以及

将包括所述第二经掩码的复制数据结构的第二结果存储在由所述第二指令指定的目的地寄存器中，其中，所述第二经掩码的复制数据结构的长度是128位的倍数且与由所述第二指令指定的目的地寄存器相同。

2.如权利要求1所述的处理器核，其中，所述处理器核还允许将所述多个掩码寄存器用于合并掩码，在所述合并掩码中，被掩码掉的元素保留其在所述合并掩码之前具有的初始值。

3.如权利要求1所述的处理器核，其中，所述执行单元电路当执行所述第一指令时，不用于加载所述第一128位的紧缩数据结构的被掩码掉的元素。

4.如权利要求1所述的处理器核，其中，所述多个掩码寄存器在寄存器的集合中，所述寄存器的集合具有不能够被用作掩码的寄存器。

5.如权利要求1所述的处理器核，其中，所述多个掩码寄存器是64位的掩码寄存器，并且其中，所述多个向量寄存器是512位的向量寄存器。

6.如权利要求1所述的处理器核，其中，所述第一结果包括512位，并且所述第二结果包括512位。

7.如权利要求1所述的处理器核，其中，所述多个掩码寄存器是八个掩码寄存器。

8.如权利要求1所述的处理器核，其中，所述执行单元电路包括：复制逻辑电路，用于复制数据结构；以及掩码逻辑电路，用于将掩码应用于数据结构。

9.如权利要求1所述的处理器核，其中，所述执行单元电路被包括在所述处理器核的乱序部分中。

10.如权利要求1所述的处理器核，其中，所述处理器核是精简指令集计算RISC处理器核。

11.如权利要求1所述的处理器核，进一步包括多个64位的通用寄存器。