[发明专利]一种兼容性可编程微神经元网络提速阵列

说明书

本发明属于集成电路技术领域，具体为一种兼容性可编程微神经元网络提速阵列。该阵列采用可重构性架构，包含一个中央控制器、一个特征向量发射器以及若干个微神经元网络计算单元片；所述计算单元片含有可编程乘加单元、可编程激活单元、单元片控制器等基本的微神经元网络计算模块，提速阵列通过可编程通信路由进行任意单元片间的通信。该可编程微神经元网络提速阵列可兼容多种微神经元网络算法，同时又不失去高能效，适合应用于各类深度学习智能系统中。

技术领域

本发明属于集成电路技术领域，具体涉及一种兼容性可编程微神经元网络提速阵列。

背景技术

如今在移动设备上开发定制深度学习提速芯片日渐趋热，其挑战在于，芯片的性能受限于深度学习网络类型，例如CNN(卷积微神经元网络)、RNN(循环微神经元网络)，为了设计出高能效的定制深度学习提速芯片，往往芯片会针对某些网络进行优化，在使用这些网络时性能很高，而其他网络下性能欠佳。然而，由于近期深度学习领域的迅猛发展，将来可能会出现改进版本的CNN或RNN网络，甚至有其他新的深度学习微神经元网络算法出现，那么现有的专用型深度学习提速芯片将达不到所需的性能要求，从根本上限制了深度学习智能的发展。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种兼容性可编程微神经元网络提速阵列。本发明提供的高兼容性可编程微神经元网络提速阵列，该阵列采用可重构性架构，包含一个中央控制器、一个特征向量发射器以及若干个微神经元网络计算单元片。其中：

所述的中央控制器负责深度学习微神经元网络的全局控制；

所述的特征向量发射器负责向所有所述微神经元网络计算单元片发射所需的特征向量；

所述的微神经元网络计算单元片合有基本的微神经元网络计算模块，包括但不限于可编程乘加单元、可编程激活单元、单元片控制器及缓存(可选)；

所述的微神经元网络计算单元片通过可编程通信路由可进行任意单元片间的通信。

本发明的技术效果是，该微神经元网络提速阵列架构的可重构性、计算单元片中计算模块的可编程性及单元片间通信的可编程性，拥有极大的灵活性，通过编程可任意组合计算方式、数据存储、数据走向，可兼容各类深度学习网络拓扑结构，以及未来可能出现的新算法，并同时保持高能效，在应用深度学习算法的人工智能系统中有很大的应用前景。

附图说明

图1是本发明的高兼容性可编程微神经元网络提速阵列架构示意图。

图2是本发明的微神经元网络计算单元片的结构示意图。

图3是本发明的微神经元网络计算单元片间通信路由的通信示意图。

图4是本发明的微神经元网络计算单元片具体实施例示意图。

图中标号：11为中央控制器，12为特征向量发射器，13为微神经元网络计算单元片；21为可编程乘加单元，22为可编程激活单元，23为单元控制器，24为缓存；31为计算单元片间通信路由。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。

图1所示为本发明的高兼容性可编程微神经元网络提速阵列架构示意图，其中，中央控制器11负责深度学习微神经元网络的全局控制，特征向量发射器12负责向所有微神经元网络计算单元片13发射所需特征向量。