[发明专利]三态门

说明书

本发明公开了一种三态门。三态门包括一反相器、一与非门、一或非门、一PMOS管和一NMOS管。当三态门的输入端B为低电平时，输入端A为高电平或低电平时，一PMOS管的栅极为高电平，一NMOS管的栅极为低电平，三态门的输出端OUT为高阻态；当三态门的输入端B为高电平时，输入端A为低电平时，一PMOS管的栅极为高电平，一NMOS管的栅极为高电平，三态门的输出端OUT为低电平；三态门的输入端B为高电平时，输入端A为高电平时，一PMOS管的栅极为低电平，一NMOS管的栅极为低电平，三态门的输出端OUT为高电平。

技术领域

本发明涉及集成电路技术领域，尤其涉及到三态门。

背景技术

在集成电路中需要有电路的三个状态：高电平、低电平和高阻态；该电路在集成电路中属于常见电路，其结构和所占芯片面积的大小会影响芯片成本。

发明内容

本发明旨在解决现有技术的不足，提供一种三态门。

三态门，包括一反相器、一与非门、一或非门、一PMOS管和一NMOS管：

所述一反相器的输入接三态门的输入端B和所述一与非门的一输入端，输出端接所述一或非门的一输入端；所述一与非门的一输入端接三态门的输入端A和所述一或非门的一输入端，另一输入端接三态门的输入端B和所述一反相器的输入端，输出端接所述一PMOS管的栅极；所述一或非门的一输入端接三态门的输入端A和所述一与非门的一输入端，另一输入端接所述一反相器的输出端，输出端接所述一NMOS管的栅极；所述一PMOS管的栅极接所述一与非门的输出端，漏极接所述一NMOS管的漏极并作为三态门的输出端OUT，源极接电源电压VCC；所述一NMOS管的栅极接所述一或非门的输出端，漏极接所述一PMOS管的漏极并作为三态门的输出端OUT，源极接地。

当三态门的输入端B为低电平时，输入端A为高电平或低电平时，所述一PMOS管的栅极为高电平，所述一NMOS管的栅极为低电平，三态门的输出端OUT为高阻态；当三态门的输入端B为高电平时，输入端A为低电平时，所述一PMOS管的栅极为高电平，所述一NMOS管的栅极为高电平，三态门的输出端OUT为低电平；三态门的输入端B为高电平时，输入端A为高电平时，所述一PMOS管的栅极为低电平，所述一NMOS管的栅极为低电平，三态门的输出端OUT为高电平。

附图说明

图1为本发明的三态门的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

三态门，如图1所示，包括一反相器10、一与非门20、一或非门30、一PMOS管40和一NMOS管50：

所述一反相器10的输入接三态门的输入端B和所述一与非门20的一输入端，输出端接所述一或非门30的一输入端；所述一与非门20的一输入端接三态门的输入端A和所述一或非门30的一输入端，另一输入端接三态门的输入端B和所述一反相器10的输入端，输出端接所述一PMOS管40的栅极；所述一或非门30的一输入端接三态门的输入端A和所述一与非门20的一输入端，另一输入端接所述一反相器10的输出端，输出端接所述一NMOS管50的栅极；所述一PMOS管40的栅极接所述一与非门20的输出端，漏极接所述一NMOS管50的漏极并作为三态门的输出端OUT，源极接电源电压VCC；所述一NMOS管50的栅极接所述一或非门30的输出端，漏极接所述一PMOS管40的漏极并作为三态门的输出端OUT，源极接地。