[发明专利]半导体元件的制造方法

权利要求书

1.一种半导体元件的制造方法，其特征在于，该制造方法包括以下步骤：

接收一晶圆，该晶圆包括一基板上的一交替半导体层堆叠，该交替半导体层堆叠包括交替的多个第IV族半导体层和多个锗层，其中所述多个第IV族半导体层较靠近该基板的一宽度大于所述多个第IV族半导体层较远离该基板的一宽度；

对该交替半导体层堆叠塑形，以形成一第一垫、一第二垫以及一窄部分，该窄部分在该第一垫和该第二垫之间；

通过移除所述多个第IV族半导体层的该窄部分来形成多个锗纳米层片；以及

沉积一介电质材料，该介电质材料围绕各该锗纳米层片中的至少一部分。

2.根据权利要求1所述的制造方法，其特征在于，还包括：在对该交替半导体层堆叠塑形之前，形成一绝缘体层于该交替半导体层堆叠上。

3.根据权利要求2所述的制造方法，其特征在于，该绝缘体层为二氧化硅。

4.根据权利要求3所述的制造方法，其特征在于，对该交替半导体层堆叠塑形的步骤包括以下步骤：

形成一图案于该绝缘体层上；以及

通过反应性离子蚀刻来移除该图案周围的该交替半导体层堆叠的部分。

5.根据权利要求4所述的制造方法，其特征在于，还包括以下步骤：

在对该些交替半导体层堆叠塑形之后，移除该绝缘体层的任何剩余部分。

6.根据权利要求1所述的制造方法，其特征在于，移除所述多个第IV族半导体层的该窄部分的步骤包括进行选择性湿蚀刻。

7.根据权利要求1所述的制造方法，其特征在于，该些第IV族半导体层为硅-锗-锡或硅-锡。

8.一种半导体元件的制造方法，其特征在于，该方法包括以下步骤：

形成一堆叠，该堆叠包括：

一第一层的一第IV族半导体层，在一基板上，

一第二层的锗层，在该第一层上，

一第三层的该第IV族半导体层，在该第二层上，以及

一第四层的锗层，在该第三层上，其中该第IV族半导体层包含浓度范围从20.3％至25.5％的锡，以及

通过选择性湿蚀刻该第一层以及该第三层的一部分以暴露该第二层的表面，以及通过选择性湿蚀刻该第三层的一部分以暴露该第四层的表面，分别形成一第一纳米层片以及一第二纳米层片。

9.根据权利要求8所述的制造方法，其特征在于，还包括以下步骤：

形成一介电层于该第一纳米层片和该第二纳米层片上，该介电层围绕该第一纳米层片和该第二纳米层片的至少一部分。

10.根据权利要求8所述的制造方法，其特征在于，还包括对该堆叠进行塑形以形成一第一垫、一第二垫以及一窄部分，该窄部分设置在该第一垫与该第二垫之间。

11.根据权利要求10所述的制造方法，其特征在于，对该堆叠进行塑形的步骤包括以下步骤：

沉积一绝缘层于该堆叠上，以及

使用反应性离子蚀刻、聚焦离子束或两者来移除一部分的该绝缘层和该堆叠。

12.根据权利要求8所述的制造方法，其特征在于，选择性湿蚀刻该第一层的该部分及该第三层的该部分的步骤包括以下步骤：

在50℃至100℃范围内的温度下将该第一层和该第三层浸泡在一碱性溶液中达到5分钟至30分钟范围的时间。

13.一种半导体元件的制造方法，其特征在于，包括以下步骤：

沉积一异质结构于一基板上，该异质结构具有交替的(i)一第IV族半导体层和锗层，该第IV族半导体层包含浓度范围从20.3％至25.5％的锡，(ii)锗层；

对该异质结构进行塑形以形成一第一垫、一第二垫和一窄部分，该窄部分介于该第一垫以及该第二垫之间；以及

移除该第IV族半导体层的该窄部分以形成多个锗纳米层片。