[发明专利]加速SOC内核读取指令的方法及系统

说明书

本发明公开了一种加速SOC内核读取指令的方法及系统,包括如下步骤：S1、数据预处理，指令分析单元读出Flash单元中的指令进行分析，将跳转地址及该跳转地址中存放的数据建立数据库；S2、将S1中建立的数据库存储在FLASH单元中；S3、将S2中存储于FLASH单元的数据写入指令缓存单元；S4、指令跳转时，指令控制单元将目标地址传输到FLASH单元和指令缓存单元，在Flash单元读取指令等待时将指令缓存单元的数据传输到内核，直至从FLASH单元中读到数据后指令控制单元将FLASH单元中的数据传输到内核。本发明在内核读取指令的地址发生跳转时，使得内核无需等待周期即可得到指令数据，提高了MCU的运算和处理能力。

技术领域

本发明涉及一种加速SOC内核读取指令的方法及系统，属于SOC(SystemOnChip)技术领域。

背景技术

现有的SOC系统中，内核从Flash中读取指令主要分为两种方式，方式一是采用串行接口Flash，需要将指令数据复制到SRAM中，内核直接从SRAM中读取数据，由于需要提供一个大容量的SRAM存放指令数据，成本较高。方式二是采用并行接口Flash，由于并行接口FLASH的读取速率受限制，所以通过增加Flash的数据位宽并采用预取指令的方式提高内核读取指令的速度，但是如果内核读取指令的地址发生了跳转，内核需要等待若干时钟周期才能得到指令，降低了MCU的运算和处理能力。

发明内容

为了解决上述方式二的问题，本发明提供一种加速SOC内核读取指令的方法及系统，该方法及系统在内核读取指令的地址发生跳转时，使得内核无需等待周期即可得到指令数据，提高了MCU的运算和处理能力。

解决上述问题的技术方案为：一种加速SOC内核读取指令的方法，包括如下步骤：

S1、数据预处理，指令分析单元读出Flash单元中的指令进行分析，将跳转地址及该跳转地址中存放的数据建立数据库；

S2、将S1中建立的数据库存储在FLASH单元中；

S3、将S2中存储于FLASH单元的数据写入指令缓存单元；

S4、指令跳转时，指令控制单元将目标地址传输到FLASH单元和指令缓存单元，在Flash单元读取指令等待时将指令缓存单元的数据传输到内核，直至从FLASH单元中读到数据后指令控制单元将FLASH单元中的数据传输到内核。

进一步地，S2中，指令缓存单元包括：包括指令缓冲控制单元、CAM存储器和SRAM存储器；指令缓冲控制单元，将指令分析单元的分析结果中的地址信息保存在所述CAM存储器中，对应的指令数据信息保存在SRAM存储器中，CAM存储器中的存放的地址信息与SRAM存储器中存放的数据信息一一对应。

一种加速SOC内核读取指令的系统，包括：内核、FLASH单元、指令分析单元、指令控制单元和指令缓冲单元；

所述指令分析单元，用于对指令数据进行分析，获取跳转到的目标地址的首地址，并将符合条件的地址及该地址中存放的指令数据保存在指令缓冲单元中；

所述指令控制单元，用于将指令分析单元的分析结果写入所述指令缓冲单元，同时所述指令控制单元对所述内核访问Flash单元的地址进行分析，当判断访问Flash单元的地址发生跳转时，所述指令控制单元将跳转的目标地址同时发送给所述指令缓冲单元和所述Flash单元。

进一步地，所述指令分析单元集成在SOC芯片内部或者设于SOC芯片外部。

进一步地，指令缓冲单元包括指令缓冲控制单元、CAM存储器和SRAM存储器；

所述指令缓冲控制单元，用于保存所述指令分析单元分析的结果，同时负责查找指令控制单元传输过来的地址所对应的指令数据。所述指令缓冲控制单元，将所述指令分析单元的分析结果中的地址信息保存在所述CAM存储器中，对应的指令数据信息保存在所述SRAM存储器中。