[发明专利]一种并行测试系统及其测试方法

说明书

本发明提供一种用于晶圆级参数测试的高精度、高测试速度的并行测试系统及其测试方法,具体提供一种并行测试系统，包括主控制器、存储模块、公共总线和至少一个测量模块，主控制器、存储模块和测量模块都连接到公共总线；所述并行测试系统还设有调度模块，调度模块集成在主控制器中或者采用独立的控制装置连接到公共总线；本发明利用调度模块确定测试计划的执行方案，主控制器再根据执行方案来控制多个测量模块进行并行测试，每个测量模块中的控制器都独立与主控制器进行交互，使每个测量模块中的测试单元都能不间断地进行测试，实现了高效且稳定的晶圆测试。

技术领域

本发明是关于集成电路产业领域，特别涉及一种并行测试系统及其测试方法。

背景技术

在集成电路产业链中，集成电路测试是贯穿集成电路生产与应用全过程的重要步骤。晶圆测试是半导体器件后道封装测试的第一步，目的是将晶圆中的不良芯片挑选出来。对晶圆级的集成电路测试，由于外部测试仪器的测试接口无法直接实现对测试对象(晶圆或芯片)的测试，通常是通过计算机控制外部测试仪器，测试仪器通过探针卡作为桥梁连接到测试对象上，探针卡上的探针与测试对象中的焊盘接触构成测试信号通路，再配合测试仪器达到测试目的。

在传统的顺序参数测试测试方法中，晶圆上的每一个待测器件(DUT)的测试都必须一个一个进行，必须在一个测试完成后，下一个测试才能开始。总的测试时间约等于所有待测器件的测试时间之和加上每个测试任务和下个测试任务之间的任务切换时间，因此随着器件尺寸的减小，器件的集成度越来越高，器件的故障随机性增加，顺序参数测试无法满足对于晶圆测试速度的需求。

许多制造商开始探索利用并行参数测试提高测试速度的可能性。并行参数测试是一种在晶圆上同时测量多个测试结构以提高晶圆级参数测试速度的测试方法。目前有些制造商通过用一个时钟信号控制多个SMU的工作，实现并行参数测试，但该方法存在缺陷：1)时钟信号传递给多个SMU时会存在延迟；2)多个SMU必须同时开始进行测试，就算有某个SMU比其它SMU提前完成测试，也必须等到其它SMU完成测试后才能开始下一个测试；3)该系统只包含一个CPU，相比于多CPU的系统精度较低。

发明内容

本发明的主要目的在于克服现有技术中的不足，提供一种用于晶圆级参数测试的高精度、高测试速度的并行测试系统及其测试方法。为解决上述技术问题，本发明的解决方案是：

提供一种并行测试系统，包括主控制器、存储模块、公共总线和至少一个测量模块，主控制器、存储模块和测量模块都连接到公共总线；所述并行测试系统还设有调度模块，调度模块集成在主控制器中或者采用独立的控制装置连接到公共总线；

所述主控制器能创建测试算法(Algo)、测试任务，能利用测试算法和测试任务编译生成测试计划(testplan)，并进行测试相关参数配置；主控制器能根据调度模块确定的执行方案，生成用于控制测量模块执行测试计划的触发信号和控制信号，并向测量模块发送相应的触发信号或控制信号；

所述公共总线包括数据总线(data bus)、触发信号总线(trigger bus)和控制信号总线(control bus)，数据总线用于传输数据信息，触发信号总线用于传输触发信号，控制信号总线用于传输控制信号；

所述存储模块用于存储测试算法、测试任务、测试计划，以及测量模块返回的测试结果；

所述调度模块用于确定执行方案，即执行每条测试计划的测量模块和时刻；

所述测量模块包括控制器、存储器(RAM)和测试单元；控制器能提取存储模块中对应的测试计划，根据收到的触发信号或控制信号控制测试单元执行测试计划，并将测试结果反馈给主控制器；所述存储器能存储从存储模块中提取的测试计划。