[发明专利]用于闪存中的抹除方法

说明书

一种用于闪存的抹除方法，所述闪存具有记忆块，每一记忆块是切分成多个内存扇区，所述抹除方法的步骤将叙述如下。抹除与验证流程根据内存扇区使能信号来被依序执行于所述记忆块上或记忆块的内存扇区。过抹除校正与验证流程根据所述内存扇区使能信号来被依序执行于所述记忆块上或记忆块的内存扇区，其中如果过抹除校正被执行于至少一所述记忆块上或至少一记忆块的内存扇区，将所述内存扇区使能信号设为有效。

技术领域

本申请涉及一种闪存，尤指一种用于闪存中的抹除方法。

背景技术

闪存包括各别的金属氧化半导体(Metal-Oxide-Semiconductor，MOS)场效晶体管记忆胞，其中每一个记忆胞包括源极，漏极，漂浮闸以及控制闸。为了作为记忆块抹除全部的晶体管记忆胞，为了读取晶体管记忆胞，为了验证晶体管记忆胞是经过抹除的(over-erased)，或是为了验证晶体管记忆胞没有被过抹除等目的，各种不同的电压会被施加在控制闸上来将晶体管记忆胞编程为二进制的1或是0。

来自过抹除晶体管记忆胞的漏电流这种不想要的效果将叙述如下。在一般闪存中，大量的晶体管记忆胞，例如512个晶体管记忆胞的漏极连接到每一条位线。如果大量的晶体管记忆胞在位线上汲取背景漏电流，所述位线上的总漏电流可能会超过记忆胞的读取电流。这会使得所述位线上的任何晶体管记忆胞都无法被读取，因此造成所述闪存无法运作。

为了克服上述的问题，过抹除校正与验证流程与后过抹除校正与验证流程执行于晶体管记忆胞上，使得经过过抹除的晶体管记忆胞的位线的漏电流可以获得解决。然而，一些经过抹除的晶体管记忆胞可能会在过抹除校正与验证流程以及后过抹除校正与验证流程被执行后改变成欠抹除的(under-erased)晶体管记忆胞。

参考图1，图1为一种传统抹除方法的流程图。传统抹除方法是用来使欠抹除的晶体管记忆胞在过抹除校正与验证流程以及后过抹除校正与验证流程被执行后经由执行步骤S15来被抹除。传统抹除方法执行于闪存中其包括内存管理器件以及内存模块，其中所述内存模块包括多个记忆块，且每一个记忆块包括多个晶体管记忆胞。

在图1中，在步骤S11，内存管理器件会验证并预编程内存模块的全部晶体管记忆胞。接着，在步骤S12，内存管理器件会验证并抹除全部的晶体管记忆胞成为记忆块，也就是说，抹除单元是一记忆块。这边要注意，在传统抹除方法中，有两次抹除与验证流程要被执行，其中步骤S11是第一次抹除与验证流程，而步骤S15是第二次抹除与验证流程。

接着，为了避免经过过抹除的晶体管记忆胞有漏电流而造成闪存无法运作，在步骤S13，当验证结果显示至少一过抹除晶体管记忆胞存在于记忆块上时，内存管理器件会验证内存模块的全部晶体管记忆胞并且执行过抹除校正(over-erase correction)于内存模块的经过过抹除的晶体管记忆胞上。接着，在步骤S14，内存管理器件对内存模块的晶体管记忆胞执行后过抹除校正与验证流程。

然后，步骤S15会被执行，内存管理器件会验证并且抹除全部的晶体管记忆胞作为记忆块，以在过抹除校正与验证流程与后过抹除校正与验证流程被执行后校正欠抹除的晶体管记忆胞的阈值电压，并且使得欠抹除的晶体管记忆胞被抹除。这边要注意，如果步骤S15的验证结果显示记忆块不应所述被抹除的(也就是记忆块没有经过抹除)，传统抹除方法终止；否则(也就是记忆块是经过抹除的)，步骤S13至S15会再执行一次。

虽然欠抹除的晶体管记忆胞的阈值电压可以在过抹除校正与验证流程与后过抹除校正与验证流程被执行后被校正，传统抹除方法的执行循环(do-loop)可能会被需要，而且在周期的前后可能需要步骤S15的抹除时间，因此使得传统抹除方法极度耗时。

为了减少传统抹除方法的运行时间，另一种传统抹除方法被提出来。参考图2，图2为另一种传统抹除方法的流程图。图2的传统抹除方法被执行于上述的闪存中，特别是，一种过抹除校正旗标是用来决定是否抹除与验证流程应所述再次被执行。