[发明专利]一种数据处理电路

权利要求书

1.一种数据处理电路，其特征在于，包括乘法运算单元，所述乘法运算单元与第一数据输入端口及第二数据输入端口连接，所述乘法运算单元用于将所述第一输入端口输入的第一数据与所述第二输入端口输入的第二数据进行乘法运算并输出给处理器进行处理。

2.根据权利要求1所述的数据处理电路，其特征在于，所述乘法运算单元包括控制单元、第一存储器、第二存储器、第一乘法器、第二乘法器及第一选择器，所述控制单元与第一存储器的地址线及使能端和第二存储器的地址线及使能端连接，所述第一数据输入端口与所述第一存储器的输入端及第二存储器的输入端连接，所述第一存储器的输出端及第二存储器的输出端分别连接所述第一乘法器的第一输入端及所述第二乘法器的第一输入端；所述第二数据输入端口与所述第一乘法器的第二输入端及所述第二乘法器的第二输入端连接，所述第一乘法器的输出端、所述第二乘法器的输出端分别与所述第一选择器的第一输入端、第二输入端连接，所述第一选择器的选择端连接于所述控制单元的输出端与所述第一存储器或第二存储器的使能端之间，所述第一选择器的输出端与所述处理器连接。

3.根据权利要求2所述的数据处理电路，其特征在于，所述控制单元用于控制所述第一存储器、所述第二存储器以预设周期交替写入所述第一数据，并控制所述第一选择器在所述第一存储器写入所述第一数据时输出其第二输入端的输入数据，以使所述第一存储器写入所述第一数据时，所述第二乘法器将所述第二存储器的上一交替周期的存储数据与所述第二数据进行相乘运算并将运算结果输出给所述第一选择器，所述第一选择器选择将所述第二乘法器输出数据输出，以及控制所述第一选择器在所述第二存储器写入所述第一数据时输出其第一输入端的输入数据，以使所述第二存储器写入第二数据时，所述第一乘法器将所述第一存储器的上一交替周期的存储数据与所述第二数据进行相乘运算并将运算结果输出给所述第一选择器，所述第一选择器选择将所述第一乘法器的输出数据输出。

4.根据权利要求2或3所述的数据处理电路，其特征在于，所述控制单元包括第一电路、第一寄存器及第二寄存器，所述第一电路与所述第一寄存器及所述第二寄存器的输入端连接，所述第一寄存器的输出端与所述第二寄存器的输出端分别与所述第一存储器的使能端及第二存储器的使能端连接，所述第一寄存器的输出端或所述第二寄存器的输出端与所述第一选择器的选择端连接，所述第一电路用于控制所述第一寄存器的输出端及所述第二寄存器的输出端以预设周期交替输出高电平及低电平。

5.根据权利要求4所述的数据处理电路，其特征在于，当所述第一寄存器的输出端输出高电平时，所述第二寄存器的输出端输出低电平，所述第一存储器的使能端为高电平，所述第一存储器写入所述第一数据，所述第一选择器将其第二输入端的输入数据输出。

6.根据权利要求5所述的数据处理电路，其特征在于，当所述第二寄存器输出高电平时，所述第一寄存器输出低电平，所述第二存储器的使能端口接高电平，所述第二存储器写入所述第一数据，所述第一选择器将其第一输入端的输入数据输出。