[发明专利]环形振荡器及时间量测电路

说明书

本发明提供一种环形振荡器，包括多个正反器。正反器以环形方式连接。正反器用以依据开始信号开始振荡以产生输出信号，并且依据停止信号停止振荡以停止产生输出信号。当停止信号从第一电平转变为第二电平时，输出信号变为浮接。另外，一种包括上述环形振荡器的时间量测电路亦被提出。

技术领域

本发明涉及一种电子电路及量测电路，尤其涉及一种环形振荡器及时间量测电路。

背景技术

图1示出存储器单元(memory cell)及其感测电路的概要示意图。图2示出图1的位线电压的波形示意图。请参考图1及图2，动态随机存取存储器(Dynamic Random AccessMemory，DRAM)的存储器单元110通过位线BLt、BLc连接至感测电路120。感测电路120包括感测放大器SA。位线BLt、BLc在待机(standby)时被充电至电压VBLH，其电平约为电压VBL的一半，且介于电压VBL与系统低电压VSS之间。在存储器单元110被选择之后，在感测时间t1至t2的时间区间，存储器单元110中的充电电荷会流向位线BLt，因此，位线BLt的电压电平会上升。在存储器单元110放电结束之后，例如在t2的时间点，感测电路120会放大(amplify)并感测位线BLt、BLc之间的电压差，以对所述存储器单元110进行存取(access)。

一般而言，可以快速地存取存储器单元对DRAM的设计而言很重要。因此，感测时间t1至t2要尽可能地短以可快速地存取存储器单元，但是感测时间t1至t2也不能过短，因为较长的感测时间t1至t2可以使感测电路120感测到较大的位线电压差，可确保数据判断的正确性。因此，若能够量测感测时间t1至t2的时间长度将有助于过程评估(processevaluation)及电路设计的改善。

发明内容

本发明提供一种环形振荡器及时间量测电路，可准确地量测存储器单元的感测时间。

本发明的环形振荡器包括多个正反器。正反器以环形方式连接。正反器用以依据开始信号开始振荡以产生输出信号，并且依据停止信号停止振荡以停止产生输出信号。当停止信号从第一电平转变为第二电平时，输出信号变为浮接(floating)。

本发明的时间量测电路包括环形振荡器以及计数器电路。环形振荡器用以依据开始信号开始振荡以产生输出信号，并且依据停止信号停止振荡以停止产生输出信号。当停止信号从第一电平转变为第二电平时，输出信号变为浮接。计数器电路耦接至环形振荡器。计数器电路用以接收并计数输出信号，以产生计数值作为一时间量测结果。

基于上述，在本发明的实施例中，当停止信号从第一电平转变为第二电平时，环形振荡器的输出信号变为浮接，可将环形振荡器闩锁(latch)在正确的状态(condition)，因此，时间量测电路可准确地量测存储器单元的感测时间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出本发明一实施例的存储器单元及其感测电路的概要示意图。

图2示出图1实施例的位线电压的波形示意图。

图3示出本发明一实施例的时间量测电路的概要示意图。

图4示出图3实施例的环形振荡器的概要示意图。

图5示出图4实施例的环形振荡器中各信号的波形示意图。

图6示出本发明一实施例的正反器的内部概要示意图。

图7示出本发明另一实施例的正反器的内部概要示意图。

附图标记说明

110：存储器单元

120：感测电路

200：时间量测电路