[发明专利]一种AI加速芯片性能测试方法及其装置

权利要求书

1.一种AI加速芯片性能测试方法，其特征在于：其包括以下步骤：

步骤1，开启全局测试，将测试指令分发至AI加速芯片的各个模块；

步骤2，分别采样获取各个模块运行的每条指令的开始时间和结束时间形成数据记录上传至外部的性能分析器；

步骤3，性能分析器将数据记录按模块整理为列表；

步骤4，利用脚本语言对列表进行计算获得每条指令的运行时长；

步骤5，分别累计每个模块的所有指令的运行时长获取每个模块运行总时长，用于统计最占操作时间的指令按模块统计指令运行总时长；

步骤6，利用脚本语言对列表进行计算获得各个模块内相邻指令的间隔；

步骤7，从列表查找需分析的指定范围内的并行指令运行结果；

步骤8，输出显示查找到的并行指令的运行结果。

2.根据权利要求1所述的一种AI加速芯片性能测试方法，其特征在于：步骤1中AI加速芯片的各个模块包括具体计算模块和负责数据搬运的通信模块。

3.根据权利要求1所述的一种AI加速芯片性能测试方法，其特征在于：步骤2中AI加速芯片通过一定时器获取基准时间，并利用基准时间来记录指令的开始时间和结束时间。

4.根据权利要求1所述的一种AI加速芯片性能测试方法，其特征在于：步骤2中的数据记录写入到易失性存储器，并在存储器容量到达水线或指令运行结束后上传至性能分析器。

5.根据权利要求1所述的一种AI加速芯片性能测试方法，其特征在于：步骤2中的数据记录通过设在AI加速芯片上的通信接口直接上传至性能分析器。

6.根据权利要求1所述的一种AI加速芯片性能测试方法，其特征在于：步骤4或6中的脚本语言为python语言。

7.根据权利要求1所述的一种AI加速芯片性能测试方法，其特征在于：步骤7中列表查找包括三种模式，具体如下：

模式1：根据设定时间，查找时间范围内的并行指令；

模式2：根据指定的模块指令序列号，查找时间范围内的并行指令；

模式3：搜索某个模块内指令间隔最长的指令索引，寻找时间范围内的并行指令。

8.根据权利要求7所述的一种AI加速芯片性能测试方法，其特征在于：模式3的具体步骤为：

步骤7-1，通过对指定模块内的指令间隔排序，获取指令间隔最大的指令索引号；

步骤7-2，以该最大的指令索引号往前q条指令对应的启动时间做为Time min；以及往后p条指令对应的启动时间作为Time max，q、p值的由用户设定；

步骤7-3，以Time min和Time max作为时间范围查找并行指令。

9.一种AI加速芯片性能测试装置，其特征在于：其包括芯片内部数据记录生成电路和性能分析器，芯片内部数据记录生成电路包括测试控制电路、计时器和指令时间记录汇总及通信电路，测试控制电路分别连接定时器以及芯片内的各个模块，测试控制电路用于控制芯片开始或结束性能测试，计时器用于产生时间基准并提供给芯片内的各个模块，每个AI加速芯片的每个模块均设有时间采样电路，时间采样电路用于获取各自模块内每条指令的运行开始时间和结束时间；指令时间记录汇总及通信电路用于汇总采样的指令运行时间数据并上传给性能分析器。

10.根据权利要求9所述的一种AI加速芯片性能测试装置，其特征在于：所述指令时间记录汇总及通信电路包括竞争判断及记录保持电路、内部RAM存储器和通信接口，

竞争判断及记录保持电路按照公平轮转的原则将记录写入内部RAM存储器，AI加速芯片模块个数为X时，则X个时钟周期把所有记录写入；

竞争判断及记录保持电路为一套，竞争判断及记录保持电路的每条指令的运行周期数大于AI加速芯片模块个数；或者采用多套轮转的竞争判断及记录保持电路，且竞争判断及记录保持电路的每条指令的运行周期数大于AI加速芯片模块个数，每一套竞争判断及记录保持电路轮转的周期小于指令运行周期；

内部RAM存储器用于存储记录数据，并提供存储状态信息；

通信接口与性能分析器通信连接，在内部RAM存储器的容量到达水线或指令运行结束后通过通信接口将记录上传至性能分析器；

性能分析器为PC机、平板、智能手机或云端服务器。