[发明专利]一种芯片封装结构及其制作方法

说明书

本发明提供一种芯片封装结构及其制作方法，包括相邻设置的第一芯片本体(42)、第二芯片本体(43)，所述第一芯片本体(42)底面粘接有第一导电胶(40)，所述第二芯片本体(43)顶面粘接有第二导电胶(41)，所述第一导电胶(40)设置在第一导电层(20)上，第二导电层(21)设置在所述第二导电胶(41)上，所述第一导电层(20)、所述第二导电层(21)分别具有第一开口、第二开口，绝缘层(60)填充所述第一芯片本体(42)。本发明通过采用双层可分离材料可以实现芯片上下两面同时封装，从而使得本发明的技术方案可以实现双面散热，具有更优异的刚性结构、低阻特性和散热特性。

技术领域

本发明涉及半导体封装的技术领域，具体涉及一种芯片封装结构及其制作方法。

背景技术

随着科技的迅速发展，MOSFET、IGBT功率模块等功率器件一方面朝着高密度、高性能、高可靠性、低成本的方向发展，另一方面不断向微型化、密间距发展，因此，电子产品在制作工艺上被提出了严苛的要求，尤其是对于芯片封装来说，常规的芯片封装工艺，由于其结构和制作流程较复杂，这对芯片封装之后的散热、导通性提出了越来越高的挑战。传统的半导体键合金线(Wiring bonding)以及双面铜Clip互联工艺难以满足这些高性能、快速度、小体积、多芯片连接封装以及模块化要求。未来功率半导体封装工艺将向更加优异的片状散出封装技术(PLFO)工艺式封装发展。

发明内容

本发明为解决现有技术中存在的芯片封装后结构刚性强度低、散热性差的技术问题，提出一种芯片封装结构简单、电气路径短、封装结构刚性高、散热效果好的芯片封装结构及其制作方法。本发明基于PCB制作流程，目的是提出一种使用双层可分离材料层进行芯片互联流程工艺的技术方案，并使用金属化孔替换传统的半导体键合金线(WiringBonding)工艺。

为实现上述目的，本发明提供一种芯片封装结构，其包括相邻设置的第一芯片本体、第二芯片本体，所述第一芯片本体底面粘接有第一导电胶，所述第二芯片本体顶面粘接有第二导电胶，所述第一导电胶设置在第一导电层上，第二导电层设置在所述第二导电胶上，所述第一导电层、所述第二导电层分别具有第一开口、第二开口，绝缘层填充所述第一芯片本体、所述第二芯片本体、所述第一导电层和所述第二导电层之间的空隙，所述绝缘层具有分别形成在所述第一芯片本体、所述第二芯片本体上以及所述第一导电层、所述第二导电层上的通孔，图案化的顶部金属化层、底部金属化层分别填充所述通孔并覆盖所述第一导电层、所述第二导电层表面，顶部绝缘层、底部绝缘层分别覆盖所述绝缘层、所述图案化的顶部金属化层以及所述图案化的底部金属化层。

优选的，所述第一导电层、所述第二导电层的材料选自于铜、铝、金、银、锡、铅及其合金或金属填充有机物。

优选的，所述顶部金属化层、所述底部金属化层的材料选自于铜、铝、金、银、其合金及金属填充有机物。

优选的，所述绝缘层、所述顶部绝缘、所述底部绝缘的材料选自于填充二氧化硅、氮化硅、氮氧化硅的有机绝缘物、线路板材料、油墨。

同时，本发明还提供了一种芯片封装结构的制作方法，包括以下步骤：

S101、提供分别作为补强载体用的第一可分离材料层、第二可分离材料层；

S102、分别在所述第一可分离材料层、所述第二可分离材料层上制作第一导电层、第二导电层；

S103、分别对所述第一导电层、所述第二导电层进行图案化分别形成第一开口、第二开口以露出部分所述第一可分离材料层、所述第二可分离材料层；

S104、分别在制作完成好图案化的所述第一导电层、所述第二导电层上依序粘接第一导电胶、第二导电胶以及第一芯片本体、第二芯片本体；