[发明专利]可变电阻非易失性存储器装置

说明书

提供了一种可变电阻非易失性存储器装置，其包括：半导体基底；第一导线，均在半导体基底上沿与半导体基体垂直的第一方向延伸，并在第二方向上间隔开。第二导线在第一导线的第一侧上沿与半导体基底平行的第二方向延伸，第三导线在第一导线的与第一侧相对的第二侧上沿第二方向延伸。第一非易失性存储器单元位于第一导线的第一侧上，并结合到第二导线和第一导线，第一非易失性存储器单元包括以第一序列布置的开关元件、可变电阻元件和电极。第二非易失性存储器单元位于第一导线的第二侧上，并结合到第三导线和第一导线，第二非易失性存储器单元包括以第二序列布置的开关元件、可变电阻元件和电极，第一序列和第二序列关于第一导线对称。

本专利申请要求于2018年7月17日在韩国知识产权局提交的第10-2018-0082678号韩国专利申请以及于2019年3月15日在美国专利商标局提交的第16/354,545号美国专利申请的优先权，这些专利申请的公开内容通过引用全部包含于此。

技术领域

发明构思的实施例涉及可变电阻非易失性存储器装置，更具体地，涉及包括三维布置的存储器单元的可变电阻非易失性存储器装置。

背景技术

半导体装置已高度集成，以提供优异的性能和低制造成本。半导体装置的集成密度直接影响半导体装置的成本，从而引起对高度集成的半导体装置的需求。典型的二维(2D)或平面半导体装置的集成密度可以主要由单位存储器单元占据的面积来确定。因此，典型的2D或平面半导体装置的集成密度会受到形成精细图案的技术的极大影响。然而，由于会需要极高价格的设备来形成精细图案，因此2D半导体装置的集成密度持续增加但仍会受到限制。已经开发了包括三维布置的存储器单元的三维(3D)半导体装置以克服这些限制。此外，已经开发了下一代半导体存储器装置(例如，磁性随机存取存储器(MRAM)装置和相变随机存取存储器(PRAM)装置)以提供高性能和低功耗半导体存储器装置。

发明内容

发明构思的实施例可以提供一种能够增加集成密度的可变电阻存储器装置及其制造方法。依据这些实施例，可变电阻非易失性存储器装置可以包括：半导体基底；以及多条第一导线，均在半导体基底上沿与半导体基底垂直的第一方向延伸，并在第二方向上间隔开。第二导线可以在所述多条第一导线的第一侧上沿与半导体基底平行的第二方向延伸，第三导线可以在所述多条第一导线的与所述多条第一导线的第一侧相对的第二侧上沿与半导体基底平行的第二方向延伸。多个第一非易失性存储器单元可以位于所述多条第一导线的第一侧上，并且每个第一非易失性存储器单元可以结合到第二导线和所述多条第一导线中的相应的第一导线，其中，所述多个第一非易失性存储器单元中的每个可以包括以第一序列布置的开关元件、可变电阻元件和电极。多个第二非易失性存储器单元可以位于所述多条第一导线的第二侧上，并且每个第二非易失性存储器单元可以结合到第三导线和所述多条第一导线中的相应的第一导线，其中，所述多个第二非易失性存储器单元中的每个包括以第二序列布置的开关元件、可变电阻元件和电极，其中，第一序列和第二序列关于所述多条第一导线彼此对称。

在一些实施例中，可变电阻非易失性存储器装置可以包括半导体基底。第一导线可以在与半导体基底垂直的第一方向上延伸，多条第二导线可以彼此竖直地堆叠，其中，第二导线中的每条可以在第一导线的第一侧上沿与半导体基底平行的第二方向延伸。多条第三导线可以彼此竖直地堆叠，其中，第三导线中的每条可以在第一导线的与第一导线的第一侧相对的第二侧上沿与半导体基底平行的第二方向延伸。可变电阻非易失性存储器装置可以包括多个绝缘层，其中，所述多个绝缘层中的每个可以将所述多条第二导电线中的竖直相邻的第二导线彼此分离，并且可以将所述多条第三导线中的竖直相邻的第三导线彼此分离。多个非易失性存储器单元可以同时形成在所述多个绝缘层之间，以结合到所述多条第二导线中的相应的第二导线和所述多条第三导线中的相应的第三导线。