[发明专利]半导体器件及其制造方法有效
| 申请号： | 201910568036.2 | 申请日： | 2019-06-27 |
| 公开（公告）号： | CN110265359B | 公开（公告）日： | 2020-07-24 |
| 发明（设计）人： | 许文山;董洁琼 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234;H01L27/088 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 骆希聪 |
| 地址： | 430205 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件的制造方法，包括以下步骤：
提供半导体结构，所述半导体结构包括衬底，所述衬底具有高压器件区；
在所述高压器件区之上形成栅氧化层；
在所述衬底中定义逻辑器件区；
在所述高压器件区和逻辑器件区表面形成氧化层，所述氧化层的厚度小于所述栅氧化层的厚度；
在所述高压器件区和逻辑器件区的上表面依次沉积栅极层和掩模层；
在所述逻辑器件区上覆盖有所述栅极层和掩模层时，在所述高压器件区的栅氧化层上形成栅极层，在所述栅氧化层侧边的衬底中形成轻掺杂漏区；以及
在所述氧化层之下的轻掺杂漏区中形成源极和漏极- 。
2.根据权利要求1所述的方法，其特征在于，在所述栅氧化层侧边的衬底中形成轻掺杂漏区后，所述栅氧化层部分覆盖所述轻掺杂区。
3.根据权利要求2所述的方法，其特征在于，所述轻掺杂漏区具有位于所述栅氧化层之下的侧壁，所述栅氧化层宽度方向上的侧壁距离所述轻掺杂漏区的侧壁0.1-1μm。
4.根据权利要求1所述的方法，其特征在于，在所述衬底中定义逻辑器件区后还包括形成隔离所述高压器件区和逻辑器件区的隔离结构。
5.根据权利要求1所述的方法，其特征在于，在所述高压器件区和逻辑器件区表面形成氧化层的步骤中，所述氧化层未覆盖所述栅氧化层。
6.根据权利要求1所述的方法，其特征在于，在所述氧化层之下的轻掺杂漏区中形成源极和漏极的步骤包括：进行穿过所述氧化层的离子注入。
7.根据权利要求1所述的方法，其特征在于，在形成所述源极和漏极时，所述栅氧化层不覆盖所述源极和漏极。
8.根据权利要求1所述的方法，其特征在于，所述栅氧化层的厚度为10-50nm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910568036.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
