[发明专利]数据选通多路复用器

权利要求书

1.一种系统，其包括：

主机装置；及

多路复用器电路，其经配置以从嵌入式多媒体卡eMMC装置接收数据信号及数据选通信号，且将所述数据信号或所述数据选通信号中的一者选择性地提供到所述主机装置的数据引脚，

用于在所述主机装置的数据引脚处接收所述多路复用器电路的输出且用于确定在所述数据引脚处从所述多路复用器电路接收的所述数据选通信号与内部时钟信号之间的时序关系的构件。

2.根据权利要求1所述的系统，其中所述主机装置经配置以控制所述多路复用器电路，

其中所述多路复用器电路经配置以在数据读取模式中在所述输出处提供所述数据信号，且在校准模式中在所述输出处提供所述数据选通信号，

其中所述用于接收所述多路复用器电路的所述输出且用于确定所述时序关系的构件包括所述主机装置，且

其中所述主机装置经配置以在所述校准模式中从所述多路复用器电路接收所述数据选通信号，且在所述校准模式中确定在所述数据引脚处从所述多路复用器电路接收的所述数据选通信号与所述内部时钟信号之间的所述时序关系。

3.根据权利要求1所述的系统，其中所述主机装置包含：

延迟电路，其经配置以使从所述数据引脚接收的所述多路复用器电路的所述输出延迟可配置延迟值；及

取样电路，其经配置以在所述内部时钟信号的转变时对所述多路复用器电路的所述输出进行取样，

其中所述用于接收所述多路复用器电路的所述输出且用于确定所述时序关系的构件包括所述主机装置，且

其中所述主机装置经配置以使用所述所确定时序关系来调整所述延迟电路的所述延迟值以对准所述多路复用器电路的所述输出与所述内部时钟信号以进行取样。

4.根据权利要求1所述的系统，其中所述主机装置包含：

延迟电路，其经配置以使从所述数据引脚接收的所述多路复用器电路的所述输出延迟可配置延迟值；及

取样电路，其经配置以在所述内部时钟信号的转变时对所述多路复用器电路的所述输出进行取样，

其中所述用于接收所述多路复用器电路的所述输出且用于确定所述时序关系的构件包括所述主机装置，且

其中所述主机装置经配置以调整所述延迟电路的所述延迟值，且以不同延迟值对所述多路复用器电路的所述输出进行取样以确定所述多路复用器电路的所述输出与所述内部时钟信号之间的对准。

5.根据权利要求1所述的系统，其中所述主机装置包含一组数据引脚，其中所述数据引脚为所述组数据引脚中的一者，且其中所述主机装置不包含专用数据选通引脚。

6.根据权利要求1所述的系统，其包含所述eMMC装置，所述eMMC装置包含与所述主机装置的所述数据引脚对应的数据引脚及经配置以在高速模式中提供所述数据选通信号的专用数据选通引脚，

其中所述多路复用器电路包含：

第一输入，其耦合到所述eMMC装置的数据引脚，经配置以从所述eMMC装置接收读取数据；

第二输入，其耦合到所述eMMC装置的数据选通引脚，经配置以从所述eMMC装置接收所述数据选通信号；

输出，其耦合到所述主机装置的对应数据引脚；及

控制输入，其耦合到所述主机装置的通用输入/输出GPIO引脚。

7.根据权利要求6所述的系统，其中所述用于接收所述多路复用器电路的所述输出且用于确定所述时序关系的构件包括所述主机装置，且

其中在校准模式中，所述主机装置经配置以：

使用所述GPIO引脚将控制信号提供到所述多路复用器电路以将所述eMMC装置的所述数据选通引脚耦合到所述多路复用器电路的所述输出；

将经配置以触发所述eMMC装置在所述数据选通引脚上提供所述数据选通信号的读取命令提供到所述eMMC装置；

在所述主机装置的所述数据引脚处从所述多路复用器电路接收所述数据选通信号；及

确定在所述主机装置的所述数据引脚处从所述多路复用器电路接收的所述数据选通信号与所述内部时钟信号之间的所述时序关系。