[发明专利]一种处理器的性能调度方法及系统

说明书

本申请提供一种处理器的性能调度方法及系统，该方法包括设置公式过程：设置适用于处理器内存子系统模型的IPC与MR(#L3way)、BW的计算式；求得优选值过程：依据计算式，确定目标IPC值所对应的MR(#L3way)与BW的优选取值。性能调度系统包括依次连接的输入单元、运算单元和设置单元。本申请提供的处理器的性能调度方法及系统，可以指导处理器上的内存带宽与第三级高速缓存资源的协同调度，针对性能优化目标，选择合适的内存带宽与第三级高速缓存。

技术领域

本发明涉及信息技术领域，具体涉及一种处理器的性能调度方法及系统。

背景技术

在多核处理器中，不同核对高速缓存和内存带宽等共享资源的竞争可能会导致严重的性能下降。Intel公司在其商用处理器中推出了资源管理技术(RDT，ResourceDirector Technology)来解决资源竞争问题，RDT包含缓存划分技术(CAT，CachePartitioning Technology)和内存带宽划分技术(MBA，Memory Bandwidth Allocation)，它们允许操作系统在没有任何额外硬件的支持下用软件的方法对高速缓存和内存带宽进行调度。

然而CAT和MBA只提供了高速缓存和内存带宽调度的软件接口，如何根据系统中负载的应用特征使用这两个技术以提高系统的性能或者公平性仍然是一个有待解决的问题。

发明内容

根据本申请的第一方面，提供一种处理器的性能调度方法，其包括如下过程：

设置公式过程：设置适用于处理器内存子系统模型的IPC与MR(#L3way)、BW的计算式。

求得优选值过程：依据计算式，确定目标IPC值所对应的MR(#L3way)与BW的优选取值。

根据本申请的第二方面，提供一种处理器的性能调度系统，其包括依次连接的输入单元、运算单元和设置单元；设置单元用于设置适用于处理器内存子系统模型的IPC与MR(#L3way)、BW的计算式；输入单元用于获取目标IPC值；运算单元用于依据计算式，确定目标IPC值所对应的MR(#L3way)与BW的优选取值。

其中，IPC为该模型中程序运行时平均每个时钟周期执行的指令数，MR(#L3way)为程序的缺失率，#L3way为程序占用的末级高速缓存的大小，BW为系统的内存带宽。

本申请的处理器的性能调度方法及系统，可以指导处理器上的内存带宽与末级高速缓存资源的协同调度，针对性能优化目标，可以选择合适的内存带宽与末级高速缓存。

附图说明

图1为实施例一的处理器的性能调度系统结构示意图；

图2为实施例一的处理器的性能调度方法流程图；

图3为实施例一的处理器中内存子系统的队列模型示意图；

图4为实施例一的IPC与MR(#L3way)、BW数量关系图；

图5为实施例一的#L3way缺失率曲线图；

图6为实施例一的IPC与IPC*MR(#L3way)、BW数量关系图；

图7为实施例二的IPC与MR(#L3way)、BW数量关系图；

图8为实施例二的#L3way缺失率曲线图；

图9为实施例二的IPC与IPC*MR(#L3way)、BW数量关系图；

图10为实施例三的处理器的性能调度系统结构示意图。

具体实施方式