[发明专利]3D NAND存储器及其形成方法

说明书

一种3D NAND存储器及其形成方法，所述形成方法通过使伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，相应的伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小，从而使台阶区和核心区的交界处两侧或附近的堆叠结构中薄膜的应力的差异会减小，因而在刻蚀台阶区和核心区的交界处的堆叠结构形成栅极隔槽时，使得交界处的栅极隔槽的侧壁不会产生倾斜或者倾斜度大幅减小，从而防止栅极隔槽与沟道通孔短路。

技术领域

本发明涉及半导体制作领域，尤其涉及一种降低3D NAND存储器及其方法。

背景技术

NAND闪存是一种功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的3D NAND存储器。

现有3D NAND存储器的形成过程一般包括：在衬底上形成隔离层和牺牲层交替层叠的堆叠结构；刻蚀所述堆叠结构，在堆叠结构中形成沟道通孔，在形成沟道通孔后，刻蚀沟道通孔底部的衬底，在衬底中形成凹槽；在沟道通孔底部的凹槽中，通过选择性外延生长(Selective Epitaxial Growth)形成外延硅层，通常该外延硅层也称作SEG；在所述沟道通孔中形成电荷存储层和沟道层，所述沟道层与外延硅层连接；去除牺牲层，在去除牺牲层的位置形成控制栅或字线。

现有的存储器一般包括若干存储块(Block)，存储块与存储块之间一般通过沿垂直方向贯穿堆叠结构的栅极隔槽(Gate Line Slit，GLS)隔开，但是现有3D NAND存储器制作过程中，部分区域栅极隔槽容易倾斜，导致栅极隔槽与沟道通孔之间短路。

发明内容

本发明所要解决的技术问题是在怎样防止栅极隔槽倾斜，从而防止栅极隔槽与沟道通孔之间短路。

本发明提供了一种3D NAND存储器的形成方法，包括：

提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构包括核心区和位于核心区一侧的台阶区，所述堆叠结构还包括若干栅极隔槽区，所述栅极隔槽区横跨所述核心区和台阶区，所述栅极隔槽区两侧的核心区中具有沟道通孔调节区，所述栅极隔槽区两侧的台阶区中还具有伪沟道通孔调节区，且所述沟道通孔调节区和伪沟道通孔调节区相接触并分别位于所述核心区和台阶区的交界面两侧；

在所述沟道通孔调节区以及沟道通孔调节区外的核心区中形成若干沟道通孔；

在所述伪沟道通孔调节区和伪沟道通孔调节区外的台阶区中形成若干伪沟道通孔，所述伪沟道通孔调节区中伪沟道通孔的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔密度，使得所述伪沟道通孔调节区中伪沟道通孔的密度与所述沟道通孔调节区中沟道通孔的密度之间的差异减小；

在所述伪沟道通孔中形成伪沟道结构；

在所述沟道通孔中形成存储结构；

形成所述伪沟道结构和存储结构后，在所述栅极隔槽区中形成横穿核心区和台阶区的栅极隔槽。

可选的，在所述伪沟道通孔中形成伪沟道结构，在所述沟道通孔中形成存储结构后，相应的所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度大于伪沟道通孔调节区外的台阶区中的伪沟道通孔中伪沟道结构的密度，使得所述伪沟道通孔调节区中伪沟道通孔中伪沟道结构的密度与所述沟道通孔调节区中沟道通孔中存储结构的密度之间的差异减小。

可选的，所述伪沟道通孔调节区中伪沟道通孔的密度从台阶区指向核心区的方向上逐渐增大。