[发明专利]包括分叉存储器模块的高容量半导体器件

权利要求书

1.一种被配置为与主机设备一起运行的半导体器件，所述半导体器件包括：

第一半导体管芯，所述第一半导体管芯包括：

被配置为与所述主机设备交互的ASIC逻辑电路，和

被配置为与存储器阵列交互的存储器阵列逻辑电路；和

耦接到所述第一半导体管芯的一组一个或多个第二半导体管芯，所述一组一个或多个第二半导体管芯包括被配置为与所述第一半导体管芯的所述存储器阵列逻辑电路交互的所述存储器阵列。

2.根据权利要求1所述的半导体器件，其中所述第一半导体管芯是第一晶圆的一部分，并且所述一组一个或多个第二半导体管芯是一个或多个第二晶圆的一部分，其中所述第一晶圆和所述一组一个或多个第二晶圆彼此堆叠。

3.根据权利要求1所述的半导体器件，其中所述第一半导体管芯是第一晶圆的一部分，并且所述一组一个或多个第二半导体管芯是一个或多个第二晶圆的一部分，其中所述第一晶圆和所述一组一个或多个第二晶圆彼此堆叠，并且所述第一半导体管芯和所述一组一个或多个第二半导体管芯在所述堆叠的晶圆中彼此成列对准。

4.根据权利要求1所述的半导体器件，其中所述半导体器件是单通道器件。

5.根据权利要求1所述的半导体器件，其中所述半导体器件是多通道器件。

6.根据权利要求5所述的半导体器件，其中所述第一半导体管芯包括用于所述多通道中的每个通道的存储器阵列逻辑电路。

7.根据权利要求1所述的半导体器件，其中所述第一管芯和所述一组一个或多个第二管芯通过所述第一管芯和所述一组一个或多个第二管芯中的硅通孔以电气方式耦接。

8.根据权利要求1所述的半导体器件，其中所述第一半导体管芯包括第一表面上的被配置为与所述主机设备的触点配合的一组接合焊盘，以及第二表面上的被配置为与所述一组一个或多个存储器阵列管芯的存储器阵列管芯的触点配合的一组导电凸块。

9.根据权利要求1所述的半导体器件，其中所述一组一个或多个第二半导体管芯包括三维堆叠的存储器结构，所述三维堆叠的存储器结构具有形成为层的存储器单元串。

10.一种被配置为与主机设备一起运行的半导体器件，所述半导体器件包括：

第一晶圆，所述第一晶圆包括用于与所述主机设备交互的逻辑电路和用于与存储器阵列交互的逻辑电路中的至少一者；和

以物理和电气方式耦接到所述第一晶圆的多个第二晶圆，所述多个第二晶圆包括多个存储器阵列。

11.根据权利要求10所述的半导体器件，其中所述第一晶圆包括用于与所述主机设备交互的逻辑电路和用于与存储器阵列交互的逻辑电路。

12.根据权利要求10所述的半导体器件，其中所述第一晶圆包括第一半导体管芯，所述第一半导体管芯包括用于与所述主机设备交互的逻辑电路和用于与存储器阵列交互的逻辑电路。

13.根据权利要求12所述的半导体器件，其中所述多个第二晶圆包括多个第二半导体管芯，所述多个第二半导体管芯各自包括存储器阵列。

14.根据权利要求12所述的半导体器件，其中所述第一半导体管芯和所述多个第二半导体管芯彼此成列堆叠。

15.根据权利要求10所述的半导体器件，其中所述第一晶圆和所述多个第二晶圆堆叠在彼此的顶部以形成晶圆的叠堆。

16.根据权利要求15所述的半导体器件，其中所述第一晶圆在所述晶圆的叠堆的顶部。