[发明专利]非易失性存储器及其操作方法

说明书

本发明涉及一种非易失性存储器及其操作方法，该非易失性存储器包括：存储单元阵列，包括多个存储串组，每个存储串组包括多个存储串；共源端，经由第一串选择管连接到每个存储串的另一端；多条第一串选择管字线，每条第一串选择管字线连接到对应的存储串组的第一串选择管的栅极；以及控制器，配置为：在读取阶段之前的预导通阶段中，导通所述多个存储串中的选中存储串的第一串选择管和非选中存储串的第一串选择管，且对所述共源端施加持续的第一预充电压。根据本发明的非易失性存储器及其操作方法，可以通过增加非选中存储串的沟道电势，降低读干扰。

技术领域

本发明涉及半导体器件的技术领域，尤其涉及一种非易失性存储器及其操作方法。

背景技术

半导体存储器可以包括易失性存储器(volatile memory，VM)和非易失性存储器(nonvolatile memory，NVM)。易失性存储器通常可以作为操作系统或其他正在运行程序的临时存储介质，如内存。当电源关闭时，易失性存储器不能保留数据。非易失性存储器则用于存储需长期保留的数据，如硬盘。在突然断电或关闭电源的时候，非易失性存储器仍会保留数据。非易失性存储器的示例包括闪存(Flash memory)、只读存储器ROM或电可擦出可编程只读EEPROM等。闪存包括NAND型、NOR型等。

对NAND型闪存进行读操作时，施加在选中存储单元上的导通电压需要大于该存储单元的最大阈值。以多级存储单元(MLC)技术为例，导通电压需要大于第四个态的最大阈值。该导通电压会对非选中字线上的存储单元产生读干扰，尤其是对第一个态(L1)的影响最大，会使存储单元阈值向右移动，造成读干扰。在实际的读操作中，考虑到功耗问题，位线上的驱动电压不会太高，远小于导通电压。由于非选中串的沟道没有耦合电势，其沟道电势等于位线上的驱动电压。这样，对于非选中串上的非选中存储单元来说，其沟道电势远小于导通电压，每次读操作都会受到导通电压与沟道电势之差所带来的读干扰。

发明内容

本发明所要解决的技术问题是提供一种降低非选中存储单元读干扰的非易失性存储器及其操作方法。

本发明的一个方面提出一种非易失性存储器，包括：存储单元阵列，包括多个存储串组，每个存储串组包括多个存储串；共源端，经由第一串选择管连接到每个存储串的另一端；多条第一串选择管字线，每条第一串选择管字线连接到对应的存储串组的第一串选择管的栅极；以及控制器，配置为：在读取阶段之前的预导通阶段中，导通所述多个存储串中的选中存储串的第一串选择管和非选中存储串的第一串选择管，且对所述共源端施加持续的第一预充电压。

在本发明的一实施例中，所述非易失性存储器还包括：多条位线，每条位线经由第二串选择管连接到每个存储串的一端；多条第二串选择管字线，每条第二串选择管字线连接到对应的存储串组的第一串选择管的栅极；所述控制器配置为在所述读取阶段对所述多条位线施加驱动电压，所述第一预充电压大于所述驱动电压。

在本发明的一实施例中，所述控制器配置为在所述预导通阶段结束之前，关断所述非选中存储串的第一串选择管，且保持所述第一预充电压直至所述预导通阶段结束。

在本发明的一实施例中，所述控制器还配置为在所述预导通阶段中，导通所述选中存储串的存储单元和非选中存储串的存储单元的沟道。

在本发明的一实施例中，所述控制器配置为在所述预导通阶段中，关断所述选中存储串的第二串选择管和所述非选中存储串的第二串选择管。

在本发明的一实施例中，所述控制器还配置为：在所述预导通阶段中，导通所述多个存储串中的选中存储串的第二串选择管和非选中存储串的第二串选择管，且对所述多条位线施加持续的第二预充电压。

在本发明的一实施例中，所述控制器配置为在所述预导通阶段结束之前，关断所述非选中存储串的第二串选择管，且保持所述第二预充电压直至所述预导通阶段结束。

在本发明的一实施例中，所述第二预充电压大于所述驱动电压。