[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的栅极结构、位于栅极结构两侧衬底中的源漏掺杂区、位于源漏掺杂区上的抗刻蚀层以及覆盖抗刻蚀层和栅极结构侧壁的层间介质层，层间介质层露出栅极结构的顶部；刻蚀层间介质层，形成露出部分抗刻蚀层的第一开口；形成第一开口后，去除源漏掺杂区上的抗刻蚀层，形成第二开口，第一开口底端在衬底上的投影位于第二开口在衬底上的投影中；在第一开口和第二开口中形成接触孔插塞。与只形成第一开口的情况相比，第二开口露出的源漏掺杂区的面积大于第一开口露出的源漏掺杂区的面积，使得接触孔插塞与源漏掺杂区的接触电阻变小，提高了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；栅极结构也从原来的多晶硅栅极结构向金属栅极结构转变，金属栅极结构中的功函数层能够调整半导体结构的阈值电压。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧所述衬底中的源漏掺杂区、位于所述源漏掺杂区上的抗刻蚀层以及覆盖所述抗刻蚀层和所述栅极结构侧壁的层间介质层，所述层间介质层露出所述栅极结构的顶部；刻蚀所述层间介质层，形成露出部分所述抗刻蚀层的第一开口；形成所述第一开口后，去除所述源漏掺杂区上的所述抗刻蚀层，形成第二开口，所述第一开口底端在所述衬底上的投影位于所述第二开口在所述衬底上的投影中；形成第二开口的过程中，所述抗刻蚀层的被刻蚀速率大于所述层间介质层以及源漏掺杂区的被刻蚀速率；在所述第一开口和第二开口中形成接触孔插塞。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；栅极结构，位于所述衬底上；源漏掺杂区，位于所述栅极结构两侧所述衬底中；层间介质层，位于所述衬底上、所述源漏掺杂区上以及所述栅极结构的侧壁上，且所述层间介质层露出所述栅极结构的顶部；接触孔插塞，位于所述层间介质层中，所述接触孔插塞的顶部露出所述层间介质层；所述接触孔插塞包括底接触孔插塞和位于所述底接触孔插塞上的顶接触孔插塞，所述顶接触孔插塞底端在所述衬底上的投影，位于所述底接触孔插塞在所述衬底上的投影中，且所述源漏掺杂区在所述衬底上的投影位于所述底接触孔插塞在所述衬底上的投影中；抗刻蚀层，位于所述栅极结构与所述层间介质层之间，以及所述层间介质层与所述源漏掺杂区露出的所述衬底之间。

与现有技术相比，本发明实施例的技术方案具有以下优点：