[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：形成衬底、位于衬底上的初始半导体柱、位于所述初始半导体柱上的第一掩膜层以及位于所述第一掩膜层上的第二掩膜层；以第一掩膜层和第二掩膜层为掩膜刻蚀初始半导体柱，形成交叉型的半导体柱；形成半导体柱后，在半导体柱露出的衬底上形成隔离层。与半导体柱呈圆柱状的情况相比，本发明实施例半导体柱的高度与半导体柱中任一交叉方向上尺寸的高宽比较小，从而交叉型的半导体柱在受到隔离层中的应力时不易发生弯曲或倾斜等情况，提高了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。

晶体管沟道长度的缩短具有增加芯片的管芯密度，增加开关速度等好处。然而随着沟道长度的缩短，晶体管源极与漏极间的距离也随之缩短，栅极对沟道的控制能力变差，使亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channeleffects，SCE)更容易发生，晶体管的沟道漏电流增大。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。全包围栅极晶体管包括横向全包围栅极(Lateral Gate-all-around，LGAA)晶体管和垂直全包围栅极(Vertical Gate-all-around，VGAA)晶体管，其中，VGAA的沟道在垂直于衬底表面的方向上延伸，有利于提高半导体结构的面积利用效率，因此有利于实现更进一步的特征尺寸缩小。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成呈长条状的第一掩膜材料层；以所述第一掩膜材料层为掩膜刻蚀所述基底，形成衬底和位于所述衬底上的半导体膜；形成所述半导体膜后，对所述第一掩膜材料层沿垂直延伸方向的两侧进行减薄处理，形成第一初始掩膜层；在所述第一初始掩膜层上形成与第一初始掩膜层交叉的呈长条状的第二掩膜材料层；以所述第二掩膜材料层为掩膜刻蚀所述第一初始掩膜层和半导体膜，形成初始半导体柱和位于所述初始半导体柱上的第一掩膜层；形成所述第一掩膜层后，对所述第二掩膜材料层垂直于延伸方向的两侧进行减薄处理，形成第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜刻蚀所述初始半导体柱，形成交叉型的半导体柱；形成所述半导体柱后，在所述半导体柱露出的所述衬底上形成隔离层，所述隔离层覆盖所述半导体柱的部分侧壁。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；交叉型的半导体柱，位于所述衬底上；所述半导体柱包括第一柱体和第二柱体，所述第一柱体在所述衬底中的投影呈长条状，所述第二柱体在所述衬底中的投影呈长条状，所述第一柱体与所述第二柱体在水平面内相交叉，且所述第一柱体的顶面和所述第二柱体的顶面齐平；隔离层，位于所述半导体柱露出的所述衬底上，且所述隔离层覆盖所述半导体柱的部分侧壁。

与现有技术相比，本发明实施例的技术方案具有以下优点：