[发明专利]一种信号眼图变化模拟装置

权利要求书

1.一种信号眼图变化模拟装置，其特征在于，

包括n个可调延迟单元

和

n-1个眼图变化逻辑电路；n≥2；

n个可调延迟单元依次记为：

第一级可调延迟单元、第二级可调延迟单元、…、第n-1级可调延迟单元、第n级可调延迟单元；

第一级可调延迟单元、第二级可调延迟单元、…、第n-1级可调延迟单元、第n级可调延迟单元依次串接，其控制端分别接第一级延迟调节码、第二级延迟调节码、…、第n-1级延迟调节码、第n级延迟调节码；

将n-1个眼图变化逻辑电路依次记为：

第一眼图变化逻辑电路、第二眼图变化逻辑电路、…、第n-1眼图变化逻辑电路；

第一眼图变化逻辑电路用于对第i级可调延迟单元和第s级可调延迟单元的输出分别进行逻辑与和逻辑或处理，然后选择逻辑与结果或者逻辑或结果作为第一眼图变化逻辑电路的输出；

第二眼图变化逻辑电路用于对第h级可调延迟单元和第一眼图变化逻辑电路的输出分别进行逻辑与和逻辑或处理，然后选择逻辑与结果或者逻辑或结果作为第二眼图变化逻辑电路的输出；

以此类推；

第n-1眼图变化逻辑电路用于对第g级可调延迟单元和第n-2眼图变化逻辑电路的输出分别进行逻辑与和逻辑或处理，然后选择逻辑与结果或者逻辑或结果作为第n-1眼图变化逻辑电路的输出；

上述i、s、h、g均在1、2，…，n-1中取值，且i≠s≠h≠g。

2.根据权利要求1所述的信号眼图变化模拟装置，其特征在于：所述可调延迟单元包括m个串接的延迟子单元和至多m-1个开关，m个延迟子单元的控制端均接同一个延迟子单元延迟调节码，或者接不同的延迟子单元延迟调节码；m-1个开关分别与m-1个延迟子单元并联连接；m-1个开关的控制端均接延迟信号延迟调节码；m≥2。

3.根据权利要求1所述的信号眼图变化模拟装置，其特征在于：所述可调延迟单元包括m个串接的延迟子单元和m个开关，m个延迟子单元的控制端均接同一个延迟子单元延迟调节码，或者接不同的延迟子单元延迟调节码；m个开关分别与m个延迟子单元并联连接；m个开关的控制端均接延迟信号延迟调节码；m≥2。

4.根据权利要求2或3所述的信号眼图变化模拟装置，其特征在于：单个延迟子单元由一个缓冲器构成。

5.根据权利要求2或3所述的信号眼图变化模拟装置，其特征在于：单个延迟子单元包括多个串接的缓冲器。

6.根据权利要求5所述的信号眼图变化模拟装置，其特征在于：单个延迟子单元还包括与缓冲器数目相等的多个控制开关，所述多个控制开关分别与所述多个缓冲器并联；所述多个控制开关的控制端均接同一个延迟子单元延迟调节码。

7.根据权利要求2或3所述的信号眼图变化模拟装置，其特征在于：m个延迟子单元的结构相同。

8.根据权利要求1或2或3所述的信号眼图变化模拟装置，其特征在于：所述n个可调延迟单元的结构相同。