[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括器件区和隔离区；对基底进行第一刻蚀工艺，形成初始衬底和位于初始衬底上的多个初始鳍部，初始鳍部包括隔离区中的伪鳍部以及位于器件区的沟道鳍部；去除伪鳍部以及伪鳍部下方部分厚度的初始衬底，在初始衬底中形成凹槽；对初始衬底进行第二刻蚀工艺，去除沟道鳍部露出的部分厚度的初始衬底，形成鳍部。与直接形成鳍部的情况相比，本发明实施例相邻初始鳍部之间区域的深宽比较小，从而在刻蚀形成初始鳍部的过程中积累的聚合物杂质较少，初始鳍部侧壁与初始衬底法线的夹角较小，伪鳍部不易有残留，使得后续在隔离区上不易形成外延层，提高了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件区以及用于实现器件区隔离的隔离区；对所述基底进行第一刻蚀工艺，形成初始衬底和位于所述初始衬底上的多个初始鳍部，所述初始鳍部包括隔离区中的伪鳍部以及位于器件区的沟道鳍部；去除所述伪鳍部以及所述伪鳍部下方部分厚度的所述初始衬底，在所述初始衬底中形成凹槽；对所述初始衬底进行第二刻蚀工艺，去除所述沟道鳍部露出的部分厚度的所述初始衬底，形成衬底和位于所述衬底上的底鳍部，所述底鳍部和沟道鳍部作为鳍部，所述鳍部之间所述衬底的表面高于所述凹槽的底面；在所述凹槽中以及所述鳍部露出的所述衬底上形成隔离层。

可选的，在形成所述初始鳍部后，去除所述伪鳍部前还包括：在所述初始鳍部的侧壁上形成保护层。

可选的，提供基底的步骤包括：在所述基底上形成掩膜层；所述第一刻蚀工艺包括：以所述掩膜层为掩膜采用干法刻蚀工艺刻蚀所基底，形成所述初始衬底和位于所述初始衬底上的所述初始鳍部。

可选的，所述第一刻蚀工艺中，所述初始鳍部侧壁与所述初始衬底表面法线的夹角小于2度。

可选的，所述初始鳍部的高度为40纳米至100纳米。

可选的，在所述第二刻蚀工艺中，刻蚀所述初始衬底的厚度为20纳米至80纳米。

可选的，形成凹槽的步骤中，所述凹槽的底面距离初始鳍部顶部的距离为100纳米至200纳米。