[发明专利]实时处理高速数字信号数据流的方法

说明书

本发明公开的一种实时处理高速数字信号数据流的方法，旨在提供一种具备扩展性和移植性的实时处理高速数据流的方法。本发明通过下述技术方案予以实现：在通用调度域中，系统控制器接收处理节点控制器上报资源状态和心跳检测信息，任务驱动器将实时计算图分解为多个任务组，向系统控制器申请每个任务组运行的计算资源，向对应的节点控制器发送各个任务组的执行请求；节点控制器接收任务组管理器的状态上报，响应任务驱动器的发送执行器文件，创建一个或多个任务组管理器，并上报资源使用情况；任务组管理器监控实时计算域中执行器的运行；实时计算域中每个执行器根据运行参数，实时处理从前置顶点输入的数据流，对高速数据信号流进行实时协同处理。

技术领域

本发明涉及一种可对高速数字信号数据进行分布式实时处理的结构和方法。

背景技术

随着计算机和信息技术的飞速发展，数字信号处理技术应运而生。数字信号处理是一门涉及许多学科而又广泛应用于许多领域的新兴学科，它是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、检测、识别、估值等处理，以得到符合人们需要的信号形式。

在高速数字信号处理系统中，低层的信号预处理算法处理的数据量大，对处理速度的要求高，因此人们运用各种方法使数字信号处理理论算法能够实现高速的、实时的处理。高速实时信号处理是信号处理中的一个特殊分支，它是以DSP/FPGA作为核心处理器件，具有高速，实时的特点，被广泛应用在工业的关键领域，如对雷达信号的处理、对通信基站信号的处理等。随着技术的发展，前端传感器性能的不断提高，采样率和通道数的提升带来几十至数百Gbps数字信号流，针对如此高带宽的数字信号的实时处理需求，现有技术采用的处理方法，一种是针对特定的应用需求，在大规模FPGA、DSP节点构成的系统中，开发专用的FPGA、DSP程序进行处理，采用这种方法具备高性能和高实时性，但开发难度大、开发效率低、可靠性差，不具备可扩展性和移植性。另一种处理方法是由CPU组成分布式计算集群，FPGA、GPU、DSP等信号处理资源作为CPU的加速器，通过OPENCL、CUDA等方式调用，该方法虽然开发效率高，方便扩展和移植，但处理带宽有限，难以保证实时性。因此，迫切需要新的架构和方法实现高带宽信号数据流的实时处理。

发明内容

为了应对现有方法难以高效应对高带宽、强实时的信号处理需求，本发明提供一种开发难度小、具备高性能和高实时性，开发效率和可靠性高、并具备很强的扩展性和移植性的实时处理高速数字信号数据流的方法。

本发明采取的技术方案是：一种实时处理高速数字信号数据流的方法，具有如下技术特征：在逻辑上，将实时分布式处理结构分为通用调度域和实时计算域两个维度，定义一种实时计算图对协同任务进行描述和管理，其中，通用调度域包含系统控制器、任务驱动器、节点控制器和任务组管理器，实时计算域包含特定应用执行器和内置了大量通用的执行器，并且这些执行器通过实时总线进行互联；在通用调度域中，系统控制器接收处理节点控制器上报资源状态和心跳检测信息，任务驱动器申请计算资源/上报的运行状态，将实时计算图分解为多个任务组，向系统控制器申请每个任务组运行所需的计算资源，接着，向对应的节点控制器发送各个任务组的执行请求，周期监控每个任务组的执行情况，向系统控制器上报执行状态；节点控制器接收任务组管理器的状态上报，响应任务驱动器的发送执行器文件，任务组启动、停止、运行状态查询等请求，根据当前资源使用状况，创建一个或多个任务组管理器，与系统控制器维持心跳检测，并上报资源使用情况；任务组管理器通过参数注入、启动、停止、运行状态查询接口，监控实时计算域中执行器的运行；实时计算域中每个执行器运行在DSP处理器的一个处理核心或运行在FPGA芯片的一个分区上，根据运行参数，获取本操作顶点在计算图中与其它顶点的连接关系，并建立所有输入和输出数据虚通道，然后，启动本操作顶点的处理算法，实时处理从前置顶点输入的数据流，将处理完毕的数据发送到后置操作顶点，从而对高速数据信号流进行实时协同处理。

本发明相比于现有技术具有如下有益效果：