[发明专利]一种基于光学衍射的套刻误差提取方法

说明书

本发明属于光刻领域，公开了一种基于光学衍射的套刻误差提取方法，包括：(1)确定套刻标记结构及材料光学常数；(2)建立套刻标记正向光学特性模型；(3)基于光学特性模型生成训练集；(4)确定神经网络结构；(5)神经网络训练；(6)套刻误差提取。与现有的套刻误差提取方法相比，本发明提供的方法不依赖于光学分辨率和经验线性关系，可基于一个单元实现单个方向的套刻误差测量，套刻标记面积更小，并且可从更复杂的非线性套刻光学表征量中提取套刻误差，提取过程快速、准确、鲁棒性好。

技术领域

本发明属于光刻领域，更具体地，涉及一种基于光学衍射的套刻误差提取方法。

背景技术

随着集成电路(Integrated Circuit,IC)工艺的迅速发展，关键尺寸(CriticalDimension,CD)已减小至7nm节点。IC制造过程中，光刻工艺是最为关键的。光刻工艺的主要性能指标有套刻精度、基片尺寸、分辨率、光源波长等。其中，套刻精度是指的当前光刻工艺层图案和前层工艺层图案的对准精度。一般来说，套刻误差的容许大小是关键尺寸的1/3～1/5，因此，在先进IC制造节点下，实现套刻误差的快速、准确、稳定地测量评估是保证半导体器件性能的关键。

Haiyong Gao等人在文献“Comparison study of diffraction-based overlayand image-based overlay measurements on programmed overlay errors”中总结到，套刻误差测量方法主要分为基于图形的套刻测量(Image-Based Overlay,IBO)和基于光学衍射的套刻测量(Diffraction-Based Overlay,DBO)。在有套准关系的前后光刻工艺层中，这两种方法都需要在前后层的相同位置上设计套刻标记，套刻测量设备通过定位、测量套刻标记并以测量得到的信息进行套刻误差提取。根据得到的套刻误差大小，光刻系统决定半导体器件是否合格。一般来说，套刻标记加工在曝光区域的边缘(Scribeline)，但随着先进制造节点下Scribeline的缩小，套刻标记尺寸愈需严格控制。

典型的IBO套刻标记和套刻误差δ(δ_X、δ_Y)确定方法如图4所示。Young-Nam Kim等人在文献“Device based in-chip critical dimension and overlay metrology”中指出，IBO套刻标记的大小一般在几十个微米左右，规模比集成电路中的半导体器件要大两个量级，该尺寸会导致IBO方法得到的套刻误差不能反映半导体器件中上下套准层的真实套刻误差值。韦亚一在文献《超大规模集成电路先进光刻理论与应用》中提到，相对于DBO方法，IBO方法受化学机械抛光(CMP)工艺影响更为严重，并且该方法受到光学分辨率限制。

在文献“Evaluating Diffraction-Based Overlay”中，Jie Li等人提到，DBO方法主要包含eDBO(empirical DBO)和mDBO(model-based DBO)。中国专利CN103472004B指出，mDBO方法需要实时求解复杂偏微分方程来构建套刻标记光学模型，因此难以满足套刻误差原位测量的时间要求。

eDBO方法基于套刻光学表征曲线(图2)的局部线性关系提取套刻误差，图2中曲线201为理想曲线，曲线202是无法事先预测的实际平移后的曲线。典型的eDBO套刻标记301的布局图如图3的(a)和(b)所示，该套刻标记包含四个单元，其中标记为302和303的单元用来测量X方向的套刻误差，标记为304和305的单元用来测量Y方向的套刻误差。以单元302为例，其剖面结构如图(b)所示，图中δ_X即表示X方向的套刻误差值。中国专利CN103454861B中提到该方法具有测量速度快的优点。中国专利CN103454861B、CN200510091733.1，美国专利US7173699B2、US7477405B2、US7428060B2和US6985232B2中均提到了这种方法。