[发明专利]一种多CPU类脑模拟系统

权利要求书

1.一种多CPU类脑模拟系统，其特征在于，包括多个类脑模拟系统主板（1），该多个类脑模拟系统主板（1）有序连接；

所述类脑模拟系统主板（1）由六个计算节点（2）组成，计算节点（2）和类脑模拟系统主板（1）之间采用SATA接口通信；

所述计算节点（2）包括多个CPU以及路由系统；而路由系统由FPGA和CAM组成，CPU与FGPA之间采用RGMII通信接口连接；

同一个类脑模拟系统主板（1）内的计算节点（2）间在逻辑连接上，采用正六边形互联结构，正六边形的每条边代表一条逻辑连接；

所述六个计算节点（2）分别为第一、二、三、四、五、六计算节点；

在逻辑连接上，正六边形互联结构具体如下：

所述第一、二、三、四、五、六计算节点均为正六边形；

其中，第一、二、三计算节点通过边顺序连接；第五、六计算节点分别无缝连接于第一、二计算节点及第二、三计算节点之间；无缝连接后的第五、六计算节点彼此连接；第四计算节点相邻的两边分别与第一、五计算节点的一边重合；

所述第一计算节点分别与第二、四、五计算节点连接；第二计算节点分别与第一、三、五、六计算节点连接；第三计算节点分别与第二、六计算节点连接；第四计算节点分别与第一、五计算节点连接；第五计算节点分别与第一、二、四、六计算节点连接；各计算节点间的物理连接与采用正六边形互联结构的六个正六边形之间的逻辑连接一一对应；

在物理连接上，所述第一、三、四、六计算节点均设有一条与外部类脑模拟系统主板（1）连接的外连链路；

其中，第一计算节点设置的外连链路分别与连接于第一、二计算节点之间的链路、连接于第一、四计算节点之间的链路、连接于第一、五计算节点之间的链路连接；

第三计算节点设置的外连链路分别与连接于第三、二计算节点之间的链路、连接于第三、六计算节点之间的链路连接；

第四计算节点设置的外连链路分别与连接于第四、一计算节点之间的链路、连接于第四、五计算节点之间的链路连接；

第六计算节点设置的外连链路分别与连接于第六、二计算节点之间的链路、连接于第六、三计算节点之间的链路连接、连接于第六、五计算节点之间的链路连接。

2.根据权利要求1所述的一种多CPU类脑模拟系统，其特征在于，所述CPU为单核CPU，该CPU的核上绑定有用于模拟神经元的线程、时钟同步线程，设有用于存储线程内的神经元产生的脉冲数据包的内部缓存、核内路由表以及权值表。

3.根据权利要求2所述的一种多CPU类脑模拟系统，其特征在于，所述核内路由表包括核内神经元ID、权值地址以及权值的数量项；所述权值表包括偏移地址、目的神经元ID以及权值项。

4.根据权利要求1所述的一种多CPU类脑模拟系统，其特征在于，所述CPU为多核CPU，该CPU的一个核上绑定有用于处理神经元线程之间的脉冲数据包的路由问题的路由线程，一个核上绑定有时钟同步线程，其他核上均绑定有用于模拟神经元的线程，设有用于存储线程内的神经元产生的脉冲数据包的内部缓存以及用于存储其他线程发送过来的脉冲数据包的接收缓存；且多核CPU设有用于线程外发送到本线程的脉冲数据包的寻址的第一核外路由表和第二核外路由表。

5.根据权利要求4所述的一种多CPU类脑模拟系统，其特征在于，所述第一核外路由表包括核内神经元ID、偏移地址以及表项的数量项；所述第二核外路由表包括CPU编号、核编号、权值地址以及权值的数量项。

6.根据权利要求4所述的一种多CPU类脑模拟系统，其特征在于，所述CPU设有外部接收缓存，用于接收路由系统发送过来的脉冲数据包。