[发明专利]模拟元件以及检查电阻元件不良的方法

说明书

本发明提供一种模拟元件以及检查电阻元件不良的方法，其中模拟元件对电阻元件的不良进行模拟，能够提高纵型的电阻元件的安装后的筛选试验的不良检测精度。模拟元件具备：半导体基板；下层绝缘膜，其设置在半导体基板上；第一电阻层，其设置在下层绝缘膜上；层间绝缘膜，其覆盖第一电阻层；第一焊盘形成电极，其以与第一电阻层连接的方式配置在层间绝缘膜上，具有与半导体基板进行肖特基接触的延长部；中继布线，其与第一电阻层连接，且与半导体基板进行欧姆连接；以及相向电极，其设置在半导体基板下，其中，所述模拟元件用于对作为与成为检查对象的电阻元件对应的构造而包含的、第一焊盘形成电极正下方的下层绝缘膜及层间绝缘膜的不良进行模拟。

技术领域

本发明涉及一种对电阻元件的不良进行模拟的模拟元件以及检查电阻元件不良的方法。

背景技术

在半导体集成电路(IC)等中，作为电阻元件，已知如下一种电阻元件：在硅基板上设置有绝缘层且在绝缘层上设置有薄膜的电阻层(参照专利文献1。)。在专利文献1所记载的电阻元件中，在电阻层的上表面侧，在电阻层的两端连接有两个电极，接合线(bondingwire)分别接合于两个电极。因此，芯片尺寸大并且需要两条接合线。

因此，考虑使电流纵向流动的、以下构造的纵型的电阻元件：在电阻层的上表面侧，在电阻层的一端连接一个电极，电阻层的另一端经由中继布线来与半导体基板进行欧姆连接。通过设为纵型的电阻元件，相比于横型的电阻元件，能够削减芯片尺寸并且能够减少与电极连接的接合线的条数。

在纵型的电阻元件的安装中，使电阻层的上表面侧的电极的一部分暴露来构成焊盘(pad)，并将接合线接合于焊盘。焊盘需要根据接合线的直径、材质来确保应对接合的强度。若使构成焊盘的金属布线、焊盘正下方的氧化膜变厚以确保针对接合的强度，则表面的高度差会变大。因此，在利用光致抗蚀剂进行的加工工艺中，会成为阻碍细微化、高精度化的因素，使金属布线、氧化膜的膜厚变厚是有极限的。

另外，在线接合(wire bonding)时，具有如下可能性：存在于焊盘与半导体基板之间的氧化膜产生裂纹，焊盘与半导体基板之间发生短路。在焊盘与半导体基板之间发生了短路的情况下，不会变为完全的低电阻，而是成为肖特基二极管与电阻层并联连接的状态。因此，在安装后的通常动作试验中很可能难以检测出异常，需要提高筛选(screening)试验的不良检测精度。

现有技术文献

专利文献

专利文献1：日本特开平8-306861号公报

发明内容

发明要解决的问题

鉴于上述问题，本发明的目的在于提供一种能够提高纵型的电阻元件的安装后的筛选试验的不良检测精度的、对电阻元件的不良进行模拟的模拟元件以及检查电阻元件不良的方法。

用于解决问题的方案

本发明的一个方式的主旨在于一种模拟元件，所述模拟元件具备：(a)半导体基板；(b)下层绝缘膜，其设置在半导体基板上；(c)第一电阻层，其设置在下层绝缘膜上；(d)层间绝缘膜，其覆盖第一电阻层；(e)第一焊盘形成电极，其以与第一电阻层连接的方式配置在层间绝缘膜上，具有与半导体基板进行肖特基接触的延长部；(f)中继布线，其与第一电阻层连接，且与半导体基板进行欧姆连接；以及(g)相向电极，其设置在半导体基板下，其中，所述模拟元件用于对作为与成为检查对象的电阻元件对应的构造而包含的、第一焊盘形成电极正下方的下层绝缘膜及层间绝缘膜的不良进行模拟。