[发明专利]时间校正电路以及其时间校正方法

说明书

本发明提供一种时间校正电路以及其时间校正方法。时间校正电路包括除频器、时间计数器以及运算电路。除频器接收时脉信号以及除频值，依据除频值以产生除频时脉信号。时间计数器依据除频时脉信号以进行计数动作，并藉以产生输出时间。运算电路依据输出时间以及系统时间的时间差值，来调整除频值。

技术领域

本发明涉及一种时间校正电路以及其时间校正方法，尤其涉及一种渐进式的时间校正电路以及其时间校正方法。

背景技术

一般集成电路的内部设置电路可执行计时功能，用于在省电模式下显示时间。然而，由于集成电路内振荡器所提供的时脉信号频率会受环境参数的影响产生偏移，连带使得计时频率跟着偏移，造成显示时间不正确。

基于上述的问题，集成电路必须自系统端定期更新时间，以确保显示时间的正确性。而由于现有技术均是于接收到系统端更新时，即直接显示系统端所提供的更新时间。造成使用者在观察时间时，有机会观察到显示时间产生不自然的跳动。

发明内容

本发明提供一种时间校正电路以及时间校正方法，可渐进式的执行时间校正动作。

本发明的时间校正电路包括除频器、时间计数器以及运算电路。除频器接收时脉信号以及除频值，依据除频值以产生除频时脉信号。时间计数器耦接除频器，依据除频时脉信号以进行计数动作，并藉以产生输出时间。运算电路耦接除频器以及时间计数器，依据输出时间以及系统时间的时间差值，来调整除频值。

本发明的时间校正方法包括：接收时脉信号以及除频值，依据除频值以产生除频时脉信号；依据除频时脉信号以进行计数动作，并藉以产生输出时间；以及，依据输出时间以及系统时间的时间差值，来调整除频值。

基于上述，本发明通过调整除频器的除频值，来调整时间校正电路所产生的输出时间。藉此，时间校正电路可通过渐进式的方式，来调整输出时间，可降低显示时间产生瞬间跳动的现象。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1示出本发明一实施例的时间校正电路的示意图。

图2示出本发明实施例的时间校正的动作流程图。

图3示出本发明另一实施例的时间校正电路的示意图。

图4A以及图4B分别示出本发明实施例中，执行时间校正动作的目前除频值、稳态除频值以及时间差值的变化状态示意图。

图5示出本发明实施例的时间校正方法的流程图。

附图标记说明

100、300：时间校正电路

110、310：除频器

120、320：运算电路

130、330：时间计数器

311、312：除频电路

340：主机

FO：时脉信号

S：除频值

FCNT：除频时脉信号

TOUT：输出时间

t*：系统时间

S210～S2110、S510～S530：时间校正的步骤

dT(pre)：前次时间差值

INI：初始旗标

STDY：稳态旗标

dT：时间差值