[发明专利]三维锗及锗硅垂直沟道晶体管的制备方法

说明书

本发明公开了三维锗及锗硅垂直沟道晶体管的制备方法，锗及锗硅垂直沟道晶体管基于积累模式工作，其结构包括三部分：垂直沟道、环绕型栅极和源漏，其中，垂直沟道采用锗纳米柱或垂直环形纳米薄膜，垂直环形纳米薄膜选自锗或锗硅，栅极环绕在垂直沟道四周，栅极层上下的隔离氧化物位置定义晶体管的源漏结构。该方法可应用于三维锗或锗硅垂直沟道阻变晶体管的制备，以及三维阻变晶体管NAND型阵列的制备。本发明可有效增大集成密度、缩小芯片面积、降低制备成本、降低功耗，本发明与标准CMOS工艺兼容，且可应用于NAND闪存的制备。

技术领域

本发明属于半导体与集成电路技术领域，具体涉及三维锗及锗硅垂直沟道晶体管的两种工艺制备方法，该方法可应用于三维锗或锗硅垂直沟道阻变晶体管的制备，以及三维阻变晶体管NAND型阵列的制备。

背景技术

一方面，锗材料由于其迁移率高，被广泛研究用于场效应晶体管来为高性能的CMOS技术储备新的发展方向。另一方面，阻变式场效应晶体管(Resistive FieldEffective Transistor,RFET)被提出，其栅氧所采用的阻变氧化层使该晶体管可以同时拥有晶体管的工作性能和信息存储的功能。由于阻变式场效应晶体管和浮栅晶体管有类似的存储原理，但比浮栅晶体管拥有更小的操作电压、更简单的工艺以及更强的可微缩性，其有望应用储于NAND型闪存。

此外，为了不断提高芯片的集成密度，三维的器件制备技术是集成电路制造发展不可逆转的趋势。硅基三维技术已相对成熟，但是锗基三维技术却屈指可数，尤其是垂直沟道的三维锗基技术更为鲜见。因此，锗基垂直沟道的晶体管制备技术亟需被开发。新型的锗基垂直沟道制备技术既可实现芯片的高密度集成，又可用于锗基阻变场效应晶体管的高密度制备，从而为制作出存储容量又大面积又小的存储芯片打下基础。

发明内容

本发明的目的在于针对芯片的高密度集成，提供两种三维锗及锗硅垂直沟道晶体管的制备方法，基于该方法可制备垂直沟道的阻变场效应晶体管，进一步可制备多层垂直沟道阻变晶体管，实现超高密度集成的存储阵列，并能与标准CMOS工艺良好兼容。

本发明的目的是通过以下技术方案来实现的：三维锗及锗硅垂直沟道晶体管的制备方法，所述的锗及锗硅垂直沟道晶体管基于积累模式工作，其结构包括三部分：垂直沟道、环绕型栅极和源漏，其中，垂直沟道采用锗纳米柱或垂直环形纳米薄膜，所述垂直环形纳米薄膜选自锗或锗硅，栅极环绕在垂直沟道四周，栅极层上下的隔离氧化物位置定义晶体管的源漏结构。

进一步地，垂直沟道采用锗纳米柱时，制备过程如下：

A-1)在衬底上沉积一层刻蚀阻挡层做硬掩模；

A-2)利用电感耦合等离子体刻蚀技术刻蚀所述的刻蚀阻挡层和衬底，以形成锗纳米柱；

A-3)对步骤A-2)得到的纳米柱进行氧化减薄缩小，多次减薄缩小直至所需尺寸的纳米柱；

A-4)利用原子层沉积技术沉积栅极氧化层，该栅极氧化层覆盖纳米柱表面；

A-5)利用化学气相沉积第一隔离氧化层；

A-6)步骤A-5)所述的第一隔离氧化层在纳米柱壁上的膜厚和衬底平面的膜厚有厚度差，用各向同性刻蚀技术完全腐蚀纳米柱壁上的隔离氧化层，部分腐蚀衬底平面的隔离氧化层；

A-7)磁控溅射栅极金属，并用步骤A-6)相同方法完全腐蚀纳米柱壁上的金属材料，部分腐蚀衬底平面的金属材料；

A-8)化学气相沉积第二隔离氧化层，利用化学机械抛光技术抛光磨平第二隔离氧化层；

A-9)逐层刻蚀露出漏端、栅极和源端，并沉积金属引出各层电极，包括：源端电极、栅电极、漏端电极。

进一步地，