[发明专利]晶片级测试方法及其测试结构

说明书

本发明实施例涉及晶片级测试方法及其测试结构，其中所述方法包含：将第一导电迹线的第一端耦合到自由电子源；用电子束扫描所述第一导电迹线及第二导电迹线的暴露表面；所述第一导电迹线及第二导电迹线是交替布置且间隔开的；在执行所述扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。

技术领域

本发明实施例是有关晶片级测试方法及其测试结构。

背景技术

随着技术发展，半导体装置的设计及制造由于更小的尺寸，增加的功能及更复杂的电路而变得更加复杂。众多制造操作在此些小及高性能半导体装置内实施。因此，存在修改测试及制造半导体装置的结构及方法以便改进装置稳健性以及减少制造成本及处理时间的持续需要。

发明内容

本发明的一实施例涉及一种方法，其包括：将第一导电迹线的第一端耦合到自由电子源；用电子束扫描所述第一导电迹线及第二导电迹线的暴露表面，所述第一导电迹线及第二导电迹线是交替布置且间隔开的；在执行扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。

本发明的一实施例涉及一种方法，其包括：形成第一导电迹线及第二导电迹线；在所述第一导电迹线的两端上沉积第一垫及第二垫；将所述第一垫接地；用电子束扫描所述第一导电迹线及所述第二导电迹线；在执行扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。

本发明的一实施例涉及一种方法，其包括：形成第一导电迹线；形成第二导电迹线的一部分，所述第一导电迹线及所述第二导电迹线的所述部分是交替布置且间隔开的；在所述第一导电迹线的两端上沉积第一垫及第二垫；将所述第一垫耦合到电子源；用电子束扫描所述第一导电迹线及所述第二导电迹线的部分；在执行扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性；及形成所述第二导电迹线的另一部分以完成所述第二导电迹线。

附图说明

当借助附图阅读时，从以下详细说明最优选地理解本公开的方面。应注意，根据业界中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减少各种构件的尺寸。

图1是展示根据某些实施例的测试系统的示意图。

图2A是展示根据某些实施例的图1中的测试图案的放大视图的示意图。

图2B是根据某些实施例的图2A中展示的测试图案的透视图。

图3A到3J是展示根据某些实施例制作及测试图1中展示的半导体晶片的中间阶段的示意性剖面图。

图3K是根据某些实施例基于图3A到3J中的制造操作的测试图案的透视图。

图4A到4D是展示根据某些实施例的测试图案的图像的示意图。

图5是展示根据某些实施例的测试方法的流程图。

具体实施方式

以下公开提供用于实施所提供主题的不同构件的众多不同实施例或实例。下文阐述组件及布置的具体实例以简化本公开。当然，此些仅是实例且不打算是限制性的。举例来说，在后续的说明中在第二构件上方或其上形成第一构件可包含其中第一构件及第二构件以直接接触的方式形成的实施例，且也可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件及第二构件可不直接接触的实施例。此外，本公开还可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰的目的，且其自身并不指示所论述的各种实施例及/或配置之间的关系。